锁相环电路制造技术

本发明专利技术提供了一种锁相环电路，所述锁相环电路包括鉴频鉴相器和控制器，其中：参考时钟信号和分频反馈信号提供至所述鉴频鉴相器的输入端；所述控制器向所述鉴频鉴相器提供第一控制信号和第二控制信号；当所述锁相环电路初始工作时，所述控制器输出的所述第一控制信号和所述第二控制信号为第一电平；当所述参考时钟信号和所述分频反馈信号跳变至第一电平时，所述控制器输出的所述第一控制信号和所述第二控制信号跳变为第二电平，并保持一定时间后跳变为第一电平；所述第一电平高于所述第二电平。

PLL Circuit

The invention provides a phase-locked loop circuit, which comprises a frequency discriminator and a controller, in which a reference clock signal and a frequency dividing feedback signal are provided to the input end of the frequency discriminator; the controller provides the first control signal and the second control signal to the frequency discriminator; and when the phase-locked loop circuit is initially working, the output of the controller. The first control signal and the second control signal are the first level; when the reference clock signal and the frequency division feedback signal jump to the first level, the first control signal and the second control signal output by the controller jump to the second level, and then jump to the first level after holding for a certain time; the first level is higher than the second level.

【技术实现步骤摘要】
锁相环电路
本专利技术涉及集成电路
，特别涉及一种锁相环电路。
技术介绍
锁相环是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有压控振荡器和PLLIC(锁相环集成电路)，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLLIC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLLIC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达到锁相的目的，使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。低抖动的锁相环要求输入参考时钟信号是没有毛刺的。但是由于板级的反射，被其他时钟信号干扰或其他的干扰因素，锁相环的参考时钟往往有大量的毛刺。如图1所示，这些毛刺信号会把错误的信息传递给鉴频鉴相器，导致它鉴相错误。图1的refclk是锁相环的参考时钟信号，它带有毛刺。fbclk是压控振荡器(DCO)经分频器分频后的反馈信号。width是refclk和fbclk的相位误差。本文档来自技高网...

【技术保护点】
1.一种锁相环电路，其特征在于，所述锁相环电路包括鉴频鉴相器和控制器，其中：参考时钟信号和分频反馈信号提供至所述鉴频鉴相器的输入端；所述控制器向所述鉴频鉴相器提供第一控制信号和第二控制信号；当所述锁相环电路初始工作时，所述控制器输出的所述第一控制信号和所述第二控制信号为第一电平；当所述参考时钟信号和所述分频反馈信号跳变至第一电平时，所述控制器输出的所述第一控制信号和所述第二控制信号跳变为第二电平，并保持一定时间后跳变为第一电平；所述第一电平高于所述第二电平。

【技术特征摘要】
1.一种锁相环电路，其特征在于，所述锁相环电路包括鉴频鉴相器和控制器，其中：参考时钟信号和分频反馈信号提供至所述鉴频鉴相器的输入端；所述控制器向所述鉴频鉴相器提供第一控制信号和第二控制信号；当所述锁相环电路初始工作时，所述控制器输出的所述第一控制信号和所述第二控制信号为第一电平；当所述参考时钟信号和所述分频反馈信号跳变至第一电平时，所述控制器输出的所述第一控制信号和所述第二控制信号跳变为第二电平，并保持一定时间后跳变为第一电平；所述第一电平高于所述第二电平。2.如权利要求1所述的锁相环电路，其特征在于，所述鉴频鉴相器包括第一D触发器、第二D触发器和与非门，其中：所述第一控制信号和所述参考时钟信号提供至所述第一D触发器的输入端；所述第二控制信号和所述分频反馈信号提供至所述第二D触发器的输入端；所述第一D触发器输出第一触发信号，所述第二D触发器输出第二触发信号；所述第一触发信号和所述第二触发信号提供至所述与非门，所述与非门输出信号提供至所述控制器；当所述锁相环电路初始工作时，所述控制器输出的所述第一控制信号和所述第二控制信号为第一电平；当所述锁相环电路处于锁定状态，所述参考时钟信号和所述分频反馈信号跳变至第一电平时，所述控制器输出的所述第一控制信号和所述第二控制信号跳变为第二电平。3.如权利要求2所述的锁相环电路，其特征在于，所述锁相环电路还包括压控振荡器，所述压控振荡器为所述鉴频鉴相器提供所述分频反馈信号。4.如权利要求3所述的锁相环电路，其特征在于，所述锁相环电路还包括计数器，所述计数器连接所述控制器，其中：所述计数器的时钟是压控振荡器的输出时钟，所述压控振荡器的输出时钟的频率是所述参考时钟信号...

【专利技术属性】
技术研发人员：梁筱，汪祥，吴卿乐，
申请(专利权)人：豪威科技上海有限公司，
类型：发明
国别省市：上海,31