【技术实现步骤摘要】
一种高速低功耗四/五预分频器
本技术涉及分频器
，尤其涉及一种高速低功耗四/五预分频器。
技术介绍
如图2所示，图2为现有的射频收发系统，整个射频收发机系统必须由频率综合器来提供上变频跟下变频的时钟频率，或者是提供稳定的给予数模混合器跟模数混合器一个稳定的低噪声的低频信号，而锁相环频率综合器则是最好的选择，锁相环频率综合器通过负反馈来稳定时钟频率，而且可以很好的降低相位噪声。频率综合器是利用一个或者多个高精度和高稳定度的标准频率信号为基准，通过各种技术途径产生一个或多个具有相同精度和稳定度的输出频率信号的系统。它广泛地应用于无线通信、仪器仪表、雷达导航以及广播电视等各个领域，而锁相环频率综合器则因为有着电路结构简单、集成度高、成本低、工作频率高、输出频带宽、不易失锁、跳频灵活以及适合多模式多标准等优点备受欢迎。在多模多频射频收发机中，锁相环频率综合器是用来为系统以及数模转换器和模数转换器来提供稳定、低相位噪声的时钟。锁相环频率综合器模块通常采用经典的电荷泵锁相环架构。因为锁相环是工作在接近20GHz的频率上的，所以在分频器链中一般会先把高速二分频器作为第一级...
【技术保护点】
1.一种高速低功耗四/五预分频器，其特征在于，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三...
【技术特征摘要】
1.一种高速低功耗四/五预分频器，其特征在于，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门N1的输出端与NMOS晶体管M2的栅极连接；第二NMOS晶体管M2的漏极与NMOS晶体管M1的源极连接；第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。2.根据权利要求1所述的高速低功耗四/五预分频器，其特征在于，第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2和第三级真单相时钟触发器DFF3均为二分频设计。3.根据权利要求2所述的高速低功耗四/五预分频器，其特征在于，第一级真单相时钟触发器DFF1包括：第一主锁存器和第一从锁存器；第一主锁存器包括NMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6和NMOS管M7；PMOS管M5和PMOS管M6的源极与电源连接；NMOS管M3和NMOS管M7的源极接地；NMOS管M3的漏极分别与PMOS管M4的漏极和NMOS管M7的栅极连接；PMOS管M4的源极与PMOS管M5的漏极连接；NMOS管M7的漏极与PMOS管M6的漏极连接形成第一主锁存器的输出端；PMOS管M4的栅极和PMOS管M6的栅极与输入信号连接；PMOS管M5的栅极和NMOS管M3的栅极与第二级真单相时钟触发器DFF2的输出端连接；第一从锁存器包括PMOS管M8、NMOS管M9和NMOS管M10；PMOS管M8的源极与电源连接；NMOS管M10的源极接地；PMOS管M8和NMOS管M10的栅极与第一主锁存器的输出端连接；NMOS管M9的栅极与输入信号连接；NMOS管M10的漏极与NMOS管M9的源极连接；PMOS管M8的漏极和NMOS管M9的漏极连接形成第一从锁存器的输出端；第一从锁存器的输出端与NMOS晶体管M1的栅极连接。4.根据权利要求3所述的高速低功耗四/五预分频器，其特征在于，第二级真单相时钟触发器DFF2包括：第二主锁存器和第二从锁存器；第二主锁存器包括NMOS管M11、PMOS...
【专利技术属性】
技术研发人员：魏启迪，朱晓锐，章国豪，
申请(专利权)人：广东工业大学，
类型：新型
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。