半导体结构及其形成方法、鳍式场效应晶体管的形成方法技术

一种半导体结构及其形成方法、鳍式场效应晶体管的形成方法，所述形成方法包括：提供衬底，所述衬底上具有分立的鳍部、位于所述鳍部之间的隔离结构以及横跨所述鳍部的伪栅结构，所述隔离结构顶部低于所述鳍部顶部；形成至少位于所述伪栅结构侧壁上的侧墙；形成所述侧墙之后，在所述伪栅结构两侧的鳍部内形成第一凹槽；在所述第一凹槽内形成第一外延层；形成所述第一外延层之后，在所述隔离结构上形成填充层。所述填充层能够弥补形成所述第一凹槽过程中，所述隔离结构的损失，有利于减少金属栅极结构和第一外延层之间桥接问题出现的几率，有利于提高所形成的半导体结构的良率和性能。

【技术实现步骤摘要】
半导体结构及其形成方法、鳍式场效应晶体管的形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其形成方法、鳍式场效应晶体管的形成方法。
技术介绍
随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生，使晶体管的沟道漏电流增大。为了适应器件尺寸按比例缩小的要求，克服晶体管的短沟道效应，抑制漏电流，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。鳍式场效应管中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面晶体管相比栅对沟道的控制能力更强，能够很好的抑制短沟道效应；且鳍式场效应管相对于其他器件，与现有集成电路制造具有本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有分立的鳍部、位于所述鳍部之间的隔离结构以及横跨所述鳍部的伪栅结构，所述隔离结构顶部低于所述鳍部顶部；形成至少位于所述伪栅结构侧壁上的侧墙；形成所述侧墙之后，在所述伪栅结构两侧的鳍部内形成第一凹槽；在所述第一凹槽内形成第一外延层；形成所述第一外延层之后，在所述隔离结构上形成填充层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有分立的鳍部、位于所述鳍部之间的隔离结构以及横跨所述鳍部的伪栅结构，所述隔离结构顶部低于所述鳍部顶部；形成至少位于所述伪栅结构侧壁上的侧墙；形成所述侧墙之后，在所述伪栅结构两侧的鳍部内形成第一凹槽；在所述第一凹槽内形成第一外延层；形成所述第一外延层之后，在所述隔离结构上形成填充层。2.如权利要求1所述的形成方法，其特征在于，通过原子层沉积的方式形成所述填充层。3.如权利要求1所述的形成方法，其特征在于，所述填充层的材料为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。4.如权利要求1所述的形成方法，其特征在于，所述填充层的厚度在至范围内。5.如权利要求1所述的形成方法，其特征在于，通过干法刻蚀的方式去除所述伪栅结构两侧的部分鳍部以形成所述第一凹槽。6.如权利要求1或5所述的形成方法，其特征在于，形成所述第一凹槽的过程中，还去除部分厚度的所述隔离结构，在所述侧墙和剩余隔离结构之间形成缝隙；所述填充层填充满所述缝隙。7.如权利要求6所述的形成方法，其特征在于，所述形成方法还包括：形成所述填充层之后，去除部分填充层，保留所述缝隙中的填充层。8.如权利要求7所述的形成方法，其特征在于，通过干法刻蚀的方式去除部分填充层。9.如权利要求1所述的形成方法，其特征在于，所述衬底包括用于形成P型器件的PMOS区域；在所述PMOS区域伪栅结构两侧的鳍部内形成第一凹槽；所述第一外延层为P型外延层。10.如权利要求9所述的形成方法，其特征在于，所述衬底还包括用于形成N型器件的NMOS区域；所述形成方法还包括：形成所述填充层之后，在所述NMOS区域伪栅结构两侧的鳍部内形成第二外延层，所述第二外延层为N型外延层。11.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：形成所述第一凹槽之后，形成所述第一外延层之前，对所述...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11