一种半导体器件及其制造方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，半导体衬底包括第一器件区域和第二器件区域，在所述第一器件区域和所述第二器件区域中均形成有鳍片和虚拟栅极结构；在所述第二器件区域上形成间隙壁材料层，以覆盖所述第二器件区域；在所述第一器件区域的所述虚拟栅极结构的两侧形成第一抬升源漏；形成第一层间介电层，以覆盖所述第一器件区域和所述第二器件区域；图案化所述第二器件区域中的预定形成源漏的位置处的所述第一层间介电层和所述鳍片，以形成凹槽；在所述凹槽中形成第二抬升源漏。所述方法可以仅仅执行一次对所述间隙壁材料层的蚀刻，避免了对栅极结构的过度蚀刻，从而进一步提高器件的性能和可靠性。

【技术实现步骤摘要】
一种半导体器件及其制造方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET器件制备过程中通常会在源漏区上通过外延形成抬升的源漏，以在所述沟道引入应力，同时减小源漏外延电阻和寄生电阻。随着尺寸的不断缩小，相邻器件之间的间隙壁的厚度变得更窄。例如在SRAM器件中上拉晶体管和下拉晶体管之间的间隙壁需要本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括第一器件区域和第二器件区域，在所述第一器件区域和所述第二器件区域中均形成有鳍片和环绕所述鳍片设置的虚拟栅极结构；在所述第二器件区域上形成间隙壁材料层，以覆盖所述第二器件区域；在所述第一器件区域的所述虚拟栅极结构的两侧形成第一抬升源漏；形成第一层间介电层，以覆盖所述第一器件区域和所述第二器件区域；图案化所述第二器件区域中的预定形成源漏的位置处的所述第一层间介电层和所述鳍片，以形成凹槽；在所述凹槽中形成第二抬升源漏。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底包括第一器件区域和第二器件区域，在所述第一器件区域和所述第二器件区域中均形成有鳍片和环绕所述鳍片设置的虚拟栅极结构；在所述第二器件区域上形成间隙壁材料层，以覆盖所述第二器件区域；在所述第一器件区域的所述虚拟栅极结构的两侧形成第一抬升源漏；形成第一层间介电层，以覆盖所述第一器件区域和所述第二器件区域；图案化所述第二器件区域中的预定形成源漏的位置处的所述第一层间介电层和所述鳍片，以形成凹槽；在所述凹槽中形成第二抬升源漏。2.根据权利要求1所述的方法，其特征在于，在形成所述第一层间介电层之后，形成所述凹槽之前，所述方法还包括去除所述虚拟栅极结构并且形成金属栅极结构的步骤。3.根据权利要求1所述的方法，其特征在于，形成所述鳍片的方法包括：提供半导体衬底，在所述半导体衬底上形成掩膜层；蚀刻所述掩膜层和所述半导体衬底，以形成所述鳍片；沉积隔离材料层，以覆盖所述鳍片；回蚀刻所述隔离材料层，以露出目标高度的所述鳍片。4.根据权利要求1所述的方法，其特征在于，在形成所述虚拟栅极结构之后，在形成所述间隙壁材料层之前所述方法还包括：在所述虚拟栅极结构的侧壁上形成偏移侧壁；在所述虚拟栅极结构的两侧执行LDD离子注入。5.根据权利要求1所述的方法，其特征在于，形成所述间隙壁材料层的方法包括：在所述第一器件区域和所述第二器件区域中形成覆盖所述虚拟栅极结构的间隙壁材料层；蚀刻去除所述第一器件区域中的所述间隙壁材料层。6.根据权利要求1所述的方法，其特征在于，在形成所述第二抬升源漏之后，所...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31