一种优化沟槽的肖特基结势磊二极管及其制作方法技术

本发明专利技术公开了一种优化沟槽的肖特基结势磊二极管及其制作方法，包括：S1、提供一SiC基体，该SiC基体的上表面具有沟槽；S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层；S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀，以形成所述台阶；S4、对所述沟槽进行P型离子注入掺杂，形成所述沟槽P型离子注入掺杂区。该方法通过对SiO2薄膜进行改善并采用湿法腐蚀工艺取代干法刻蚀工艺，以减少SiO2薄膜沉积、PGrid光罩制作以及对应的涂胶、曝光、显影、去胶等工艺流程，从而减少产品制造成本，缩短产品加工周期。

【技术实现步骤摘要】
一种优化沟槽的肖特基结势磊二极管及其制作方法
本专利技术涉及半导体器件领域，尤其是涉及一种优化沟槽的肖特基结势磊二极管及其制作方法。
技术介绍
传统的沟槽JBS(JBS即结势垒肖特基二极管)的Pgrid(P型离子注入掺杂区)的形成需要一层光罩。从成本角度，每多一层光罩，沟槽JBS就会增加一定加工成本；从加工周期角度，每多一层光罩，就会增加7天左右的加工时间。以上
技术介绍
内容的公开仅用于辅助理解本专利技术的专利技术构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日前已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。
技术实现思路
本专利技术为克服现有技术的不足，提出一种优化沟槽的肖特基结势磊二极管及其制作方法，通过对SiO2薄膜进行改善并采用湿法腐蚀工艺取代干法刻蚀工艺，以减少SiO2薄膜沉积、PGrid光罩制作以及对应的涂胶、曝光、显影、去胶等工艺流程，从而减少产品制造成本，缩短产品加工周期。一种优化沟槽的肖特基结势磊二极管，包括SiC基体以及SiC基体上表面的沟槽P型离子注入掺杂区，所述SiC基体的上表面除所述沟槽P型本文档来自技高网...

【技术保护点】
1.一种优化沟槽的肖特基结势磊二极管，包括SiC基体(10)以及SiC基体上表面的沟槽P型离子注入掺杂区(20)，其特征在于：所述SiC基体的上表面除所述沟槽P型离子注入掺杂区(20)所在位置以外，其它部分覆盖有第一SiO2薄膜层(31)和第二SiO2薄膜层(32)；其中，所述第二SiO2薄膜层(32)位于所述第一SiO2薄膜层(31)之上，并且所述第二SiO2薄膜层(32)的面积小于所述第一SiO2薄膜层(31)的面积，使得所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)形成台阶。

【技术特征摘要】
1.一种优化沟槽的肖特基结势磊二极管，包括SiC基体(10)以及SiC基体上表面的沟槽P型离子注入掺杂区(20)，其特征在于：所述SiC基体的上表面除所述沟槽P型离子注入掺杂区(20)所在位置以外，其它部分覆盖有第一SiO2薄膜层(31)和第二SiO2薄膜层(32)；其中，所述第二SiO2薄膜层(32)位于所述第一SiO2薄膜层(31)之上，并且所述第二SiO2薄膜层(32)的面积小于所述第一SiO2薄膜层(31)的面积，使得所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)形成台阶。2.如权利要求1所述的肖特基结势磊二极管，其特征在于：在所述SiC基体(10)的上表面边缘，所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)齐平；在靠近所述沟槽P型离子注入掺杂区(20)的边缘之处，所述第二SiO2薄膜层(32)与所述第一SiO2薄膜层(31)形成所述台阶。3.如权利要求2所述的肖特基结势磊二极管，其特征在于：所述第二SiO2薄膜层(32)的厚度大于所述第一SiO2薄膜层(31)的厚度。4.一种如权利要求1至3任一项所述的肖特基结势磊二极管的制作方法，其特征在于，包括如下步骤：...

【专利技术属性】
技术研发人员：张振中，郝建勇，和巍巍，汪之涵，孙军，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：广东,44