基于应用的动态异构多核系统和方法技术方案

本申请涉及基于应用的动态异构多核系统和方法。一种用于基于多个应用需要动态地配置多个处理器的方法，该方法包括从应用接收包括要被加速的任务的加速请求消息。该方法进一步包括确定该任务的类型并且搜索可用加速器数据库以基于该任务的该类型动态地选择第一加速器。该方法进一步包括将该加速请求消息发送至位于可配置处理电路处的第一加速接口。该第一加速接口将该加速请求消息发送至第一加速器，并且该第一加速器一旦接收到该加速请求消息就加速该任务。

【技术实现步骤摘要】
基于应用的动态异构多核系统和方法本申请是于2016年08月12日提交的名称为“基于应用的动态异构多核系统和方法”的中国专利申请201610667723.6的分案申请。
本专利技术涉及用于应用加速的基于应用的动态异构多核系统。
技术介绍
可以通过使用不同的处理机制(如多核处理系统)加速在集成电路上实现的应用和任务，多核处理系统是具有多个处理核的大规模多CPU并行处理系统。然后可以由多于一个的核处理器并行地处理应用以便提高处理速度。使用这种多核结构的典型加速操作需要在软件和软逻辑协同设计中的重大投入。高层次设计(HLD)技术可以部分地桥接软件到逻辑设计缺口，但是通常要求具有专门用于服务某些应用需求的固定核的系统。例如，一些固定的电流设计可以提供均匀的或固定的异构多核平台，但是这些设计不可扩展。一些可再编程系统可以提供可扩展的设计以在所需的基础上添加处理核，例如通过可再编程FPGA利用具有加速处理节点的固定异构架构的所需要的应用特定的高性能平台的潜在建立进行扩展。然而，这些可扩展解决方案可能不迎合需要定制软件解决方案来管理动态系统中的核的场景。工业中存在的用于应用加速的其他解决方案和设计可本文档来自技高网...

【技术保护点】
1.一种用于在多个现场可编程门阵列上操作一组加速器的处理电路，其中所述处理电路被配置为：启用从加速器数据库中选择所述一组加速器以加速任务，其中所述加速器数据库包括所述一组加速器；重新配置所述多个现场可编程门阵列以包括所述一组加速器；以及向所述一组加速器发送加速请求，其中所述一组加速器被配置为加速所述任务。

【技术特征摘要】
2015.08.13 US 14/825,3771.一种用于在多个现场可编程门阵列上操作一组加速器的处理电路，其中所述处理电路被配置为：启用从加速器数据库中选择所述一组加速器以加速任务，其中所述加速器数据库包括所述一组加速器；重新配置所述多个现场可编程门阵列以包括所述一组加速器；以及向所述一组加速器发送加速请求，其中所述一组加速器被配置为加速所述任务。2.如权利要求1所述的处理电路，其中所述处理电路被配置为重新配置所述多个现场可编程门阵列以包括所述一组加速器中的加速器。3.如权利要求1所述的处理电路，其中与所述一组加速器相关联的处理存储器被配置为跨不同的物理存储器被分布。4.如权利要求1所述的处理电路，其中所述处理电路被配置为跨所述一组加速器均衡负载。5.如权利要求4所述的处理电路，其中所述负载至少部分地是加速所述任务的结果。6.如权利要求1所述的处理电路，其中所述处理电路通信地耦接到存储器映射，所述存储器映射被配置为使所述处理电路能够与所述多个现场可编程门阵列通信。7.如权利要求6所述的处理电路，其中所述存储器映射被配置为通过重新映射与所述存储器映射相关联的存储器映射来启用所述处理电路与所述多个现场可编程门阵列之间的数据移动。8.如权利要求1所述的处理电路，其中所述处理电路包括处理器和所述多个现场可编程门阵列中的现场可编程门阵列。9.如权利要求1所述的处理电路，其中耦接到所述处理电路的第二处理电路被配置为从所述加速器数据库中选择所述一组加速器以加速所述任务。10.如权利要求1所述的处理电路，其中由耦接到所述处理电路的计算系统的应用来发送所述任务。11.如权利要求1所述的处理电路，其中从所述处理电路的处理器发送所述任务。12.一种用于在现场可编程门阵列上配置加速器的处理电路，其中所述处理电路被配置为：启用从加速器数据库中选择所述加速器以加速任务；重新配置所述现场可编程门阵列以包括所述加速器；向所述加速器发送加速请求，其中所述加速器被配置为加速所述任务；以及将与所述加速器相关联的处理存储器跨不同的物理存储器分布。...

【专利技术属性】
技术研发人员：C·H·泰赫，K·C·Y·塔恩，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国,US