一种应用于高速接口总线的噪声监测电路制造技术

本实用新型专利技术公开了一种应用于高速接口总线的噪声监测电路，包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度VOA；所述比较判断子电路，用于对所述提取出的信号的幅度VOA进行判决，判断该信号是有用信号还是噪声信号。采用本实用新型专利技术的噪声监测电路，能够准确判断进入空闲状态总线的信号输入幅度是否为噪声信号还是有用信号，从而有效提高接口总线的使用效率，降低高速总线的功耗。

【技术实现步骤摘要】
一种应用于高速接口总线的噪声监测电路
本技术涉及高速串行传输系统设计技术，尤其涉及一种应用于高速接口总线的噪声监测电路。
技术介绍
近年来，随着无线通信、卫星定位、遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展，高速串行接口总线应用如芯片设计技术成为了半导体行业的新热点。几乎所有的高性能芯片中都采用了差分总线接口电路，但是差分总线接口电路在空闲状态时，噪声的进入通常会对引入误码，因而造成总线传输错误，因此需要对总线空闲状态时的噪声信号进行判断，也就是需要对差分信号的大小进行判决究竟是有用信号还是噪声信号。因此，噪声监测电路对于差分总线接口电路是非常有意义的。在高速接口总线电路中，总线的工作经常处于空闲状态，而当总线处于空闲状态时，噪声的进入会使得总线误认为接口有信号接入，因此需要一种特殊的电路形式来判断总线是否出于空闲状态，也就是判断接入信号是否为噪声还是有用的信号。
技术实现思路
有鉴于此，本技术的主要目的在于提供一种应用于高速接口总线的噪声监测电路，以准确判断进入空闲状态总线的信号输入幅度是否为噪声信号还是有用信号，从而有效提高接口总线的使用效率，降低高速总线的功耗。为达到上述目的，本技术的技术方案是这样实现的：一种应用于高速接口总线的噪声监测电路，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号。其中：所述固定增益信号放大子电路，包括两级差分放大器电路，具体为：在第一级差分放大器子电路中，晶体管M1和晶体管M2的栅极G分别连接VinA和VinB；所述晶体管M1的漏极D和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联电阻R4，电阻R4的另一端接工作电压VDDA端；所述晶体管M1的源极S和晶体管M2的源极S并联后与所述电流源Ki1的负极相连，所述电流源Ki1的正极接工作地GND1；在第二级差分放大器子电路中，晶体管M4的栅极G和晶体管M3的栅极G分别与晶体管M1的漏极D和晶体管M2的漏极D相连；所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端；所述晶体管M3的源极S和晶体管M4的源极S并联后与电流源Ki2的负极相连，所述电流源Ki2的正极接工作地GND1；所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB。其中：幅度提取子电路，具体电路结构如下：晶体管M12的栅极G和晶体管M9的栅极G分别与固定增益信号放大子电路的信号输出端VFA和VFB电连接；所述晶体管M9的漏极D和晶体管M12的漏极D与工作电压VDDA相连；所述晶体管M9的源极S和晶体管M12的源极S分别与晶体管M29的漏极D和晶体管M28的漏极D相连；所述晶体管M29的栅极G和晶体管M28的栅极G串联，所述晶体管M29的源极S和晶体管M28的源极S并联后接工作地GND1；将所述晶体管M9的源极S和晶体管M12的源极S相连的信号线作为该幅度检波提取出的信号VOA的输出端；所述晶体管M9的漏极D与信号线VOA之间跨接有晶体管M10和电阻R9，所述晶体管M29的源极S与信号线VOA之间并联有电容C2；所述晶体管M12的漏极D与信号线VOA之间跨接有晶体管M11和电阻R10，所述晶体管M28的源极S与信号线VOA之间并联有电容C3；所述晶体管M10的栅极G和晶体管M11的栅极G串联，接偏置电流BIASP。其中：比较判断子电路，具体电路结构如下：信号线VOA接晶体管M16的栅极G，所述晶体管M16的漏极D与晶体管M18的漏极D相连，所述晶体管M18的栅极G与所述晶体管M19的栅极G相连，所述晶体管M18的源极S与所述晶体管M19的漏极D相连；所述晶体管M16的漏极D与晶体管M18的栅极G相连；所述晶体管M16的源极S和晶体管M17的源极S并联后接晶体管M20的漏极D，所述晶体管M20的栅极G接电压Vc，所述晶体管M20的源极S接工作地GND1；所述晶体管M17的栅极G接参考电压Vref，并将所述晶体管M19的源极S与所述晶体管M17的漏极D相连作为比较判断信号的输出信号线Vout。本技术的应用于高速接口总线的噪声监测电路，具有如下有益效果：本技术的噪声监测电路可以根据信号的输入幅度进行判断，通常噪声的幅度通常是远小于信号的幅度的，该噪声监测电路通过一系列的信号处理过程，即固定增益信号放大、提取信号幅度以及比较判断过程，从而能够准确判断输入信号是否是噪声还是有用的信号，因此能够通过上述处理过程判断出输入信号是否为有用的输入信号，从而有效提高总线的使用效率，降低高速差分总线的功耗。本技术的噪声监测电路是一种高度对称的电路结构，具有结构简单、功耗低的特点。附图说明图1为本技术实施例应用于高速接口总线的噪声监测电路的功能框图示意图；图2为本技术图1所示实施例的固定增益信号放大子电路的原理示意图；图3为本技术图1所示实施例的幅度提取子电路的原理示意图；图4为本技术图1所示实施例的比较判断子电路的原理示意图。具体实施方式下面结合附图及本技术的实施例对本技术作进一步详细的说明。目前高速总线包括高速差分总线的信号幅度越来越小，使得有用信号与噪声幅度相比越来越接近，这就为信号的高准确度传输带来很多困难。当总线在停止数据传输的阶段，通常总线的接口会处于空闲状态，但是总线需要时刻保持监测状态，在需要实时监听有用信号是否会传过来，但是这时通常会有一定的噪声信号也会同时进来，有时过大的噪声会引起误操作。为了判断高速总线输入端传来的信号是有用信号还是噪声信号，本技术实施例设计了如下电路结构。图1为本技术实施例应用于高速接口总线的噪声监测电路的功能框图示意图。如图1所示，该噪声监测电路，主要包括依次相连的固定增益信号放大子电路(即模块一)、幅度提取子电路(即模块二)和比较判断子电路(即模块三)。还包括偏置电压和偏置电流模块子电路，用于输出本技术实施例电路所需的偏置电压信号和偏置电流信号，此为现有技术，本技术中不再赘述。其中：所述固定增益信号放大子电路，为一信号幅度监测电路；主要用于对要输入接口总线的信号进行有效放大。参考图1，当差分信号VINA和VINB同时进入时，由于该固定增益信号放大子电路是一个具有固定增益的放大器，它可以对信号进行有效的放大，但是这个放大倍数是有限的，最大为60db。所述幅度提取子电路，为一包络幅度检波电路；用于将经过固定增益信号放大子电路放大后的信号幅度提取，也就是进行信号检波，提取出该信号的幅度。所述比较判断子电路，为一比较器电路；用于根据上述提取出的信号的幅度进行判决，判断该信号是有用信号还是噪声信号。具体方法为：预设一信号参考阈值，当经过上述步骤提取出的信号的幅度大于所述参考阈值时，判决该信号为有本文档来自技高网...

【技术保护点】
1.一种应用于高速接口总线的噪声监测电路，其特征在于，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号。

【技术特征摘要】
1.一种应用于高速接口总线的噪声监测电路，其特征在于，该噪声监测电路包括固定增益信号放大子电路、幅度提取子电路和比较判断子电路；其中：所述固定增益信号放大子电路，用于对要输入接口总线的信号进行有效放大；所述幅度提取子电路，用于将经过所述固定增益信号放大子电路放大后的信号进行包络提取，得到该信号的幅度；所述比较判断子电路，用于根据参考电压阈值对所述提取出的信号的幅度进行判决，判断该信号为有用信号还是噪声信号。2.根据权利要求1所述应用于高速接口总线的噪声监测电路，其特征在于，所述固定增益信号放大子电路，包括两级差分放大器电路，具体为：在第一级差分放大器子电路中，晶体管M1和晶体管M2的栅极G分别连接VinA和VinB；所述晶体管M1的漏极D和晶体管M2的漏极D分别串联电阻R5和电阻R6的一端，电阻R5和电阻R6的另一端并联电阻R4，电阻R4的另一端接工作电压VDDA端；所述晶体管M1的源极S和晶体管M2的源极S并联后与电流源Ki1的负极相连，所述电流源Ki1的正极接工作地GND1；在第二级差分放大器子电路中，晶体管M4的栅极G和晶体管M3的栅极G分别与晶体管M1的漏极D和晶体管M2的漏极D相连；所述晶体管M3的漏极D和晶体管M4的漏极D分别与电阻R7和电阻R8的一端相连，所述电阻R7和电阻R8的另一端并联后接工作电压VDDA端；所述晶体管M3的源极S和晶体管M4的源极S并联后与电流源Ki2的负极相连，所述电流源Ki2的正极接工作地GND1；所述第二级差分放大器子电路的晶体管M3的漏极D和晶体管M4的漏极D的分别作为信号输出端VFA和VFB。3.根据权利要求1或2所述应用于高速接口总线的噪声监测电路，其特征在于，幅度提取子电路，具体电路结构如下：晶...

【专利技术属性】
技术研发人员：戴澜，陈纲，
申请(专利权)人：高科创芯北京科技有限公司，
类型：新型
国别省市：北京,11