一种基于申威平台的PCIE总线测速系统及方法技术方案

本发明专利技术提供了一种基于申威平台的PCIE总线测速系统及方法，包括待测PCIE总线、申威平台和用于接收申威平台发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡；申威平台处理器的PCIE总线连有PCIE扩展模块，PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连；申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元。该发明专利技术用于检测PCIE总线的传输速率，实现了基于申威平台对PCIE总线的测速，弥补了国产化计算机等自主领域尤其是在申威平台上实现PCIE总线测速的空白。

【技术实现步骤摘要】
一种基于申威平台的PCIE总线测速系统及方法
本专利技术涉及PCIE总线传输速率测试领域，具体是一种基于申威平台的PCIE总线测速系统及方法。
技术介绍
PCIE总线是一种通用的总线规格，是目前计算机系统内必不可少的总线传输接口。其采用串行互联方式，以点对点的形式进行数据传输，从而保证每个设备可以享用单独的带宽，已被广泛用于工业设备、自动化、车载、机载等领域。申威处理器是江南计算所研制的具有完全自主知识产权的处理器系列，采用Alpha架构，并且基于自主指令集。而目前，在国产化计算机等自主领域，尤其是申威平台上，尚未有相关的PCIE总线测速方法。
技术实现思路
本专利技术所要解决的技术问题是，针对现有技术的不足，提供一种基于申威平台的PCIE总线测速系统及方法，用于实现基于申威平台的PCIE总线测速。为解决上述技术问题，本专利技术提供了一种基于申威平台的PCIE总线测速系统，包括待测PCIE总线、申威平台和用于接收申威平台发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡；所述的测试数据具有特定的大小；申威平台处理器的PCIE总线连有PCIE扩展模块，PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连；申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元。其中，所述的测速软件单元包括测试数据生成模块、测试数据发送模块和测试结果分析处理模块，其中：测试数据生成模块，用于生成测试数据；测试数据发送模块，用于将上述测试数据生成模块生成的测试数据通过所述的待测PCIE总线发送至FPGA测速板卡；测试结果分析处理模块，与所述的测试数据生成模块、测试数据发送模块分别相连，用于接收FPGA测速板卡反馈的当前次测试数据传输所用时间长度t，并用于基于当前接收到的时间长度t和当前次传输的数据的大小，计算并控制申威平台显示上述待测PCIE总线的传输速率v。其中，所述的测速软件单元还包括测试次数设置模块，该测试次数设置模块与所述的测试结果分析处理模块相连，用于设置对上述待测PCIE总线传输速率测试的检测次数；所述的测试结果分析处理模块，还用于在通过测试次数设置模块输入的检测次数大于1时，调用测试数据发送模块执行该检测次数次的测试数据循环发送操作，并用于对应计算和通过申威平台显示每次发送的测试数据对应的传输速率v，还用于计算并通过申威平台显示上述计算所得的所有传输速率v的算术平均值，该均值即为最终所要检测的所述待测PCIE总线的传输速率。其中，所述的FPGA测速板卡上集成有PCIE总线，支持PCIEX4、PCIEX8和PCIEX16总线的测速。与上述基于申威平台的PCIE总线测速系统相对应地，本专利技术还提供了一种基于申威平台的PCIE总线测速方法，该方法包括步骤：s1、申威平台处理器的PCIE总线连有PCIE扩展模块，PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连；所述的FPGA测速板卡用于接收申威平台基于PCIE扩展模块发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t；s2、申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元；s3、申威平台系统启动；s4、测速软件单元启动，基于PCIE扩展模块向FPGA测速板卡发送上述测试数据进行上述待测PCIE总线传输速率的测试。其中，上述步骤s3所述的申威平台系统启动，包括步骤：申威平台上电启动，BIOS对FPGA测速板卡进行识别与初始化；在内核启动过程中，对FPGA测速板卡的总线及其设备进行FIXUP配置，并分配中断号；在操作系统启动过程中，加载FPGA测速板卡的驱动，并实现该FPGA测速板卡的初始化。其中，所述的测速软件单元包括测试数据生成模块、测试数据发送模块和测试结果分析处理模块，其中：测试数据生成模块，用于生成测试数据；测试数据发送模块，用于将上述测试数据生成模块生成的测试数据通过所述的待测PCIE总线发送至FPGA测速板卡；测试结果分析处理模块，与所述的测试数据生成模块、测试数据发送模块分别相连，用于接收FPGA测速板卡反馈的当前次测试数据传输所用时间长度t，并用于基于当前接收到的时间长度t和当前次传输的数据的大小，计算并控制申威平台显示上述待测PCIE总线的传输速率v。其中，所述的测速软件单元还包括测试次数设置模块，该测试次数设置模块与所述的测试结果分析处理模块相连，用于设置对上述待测PCIE总线传输速率测试的检测次数；所述的测试结果分析处理模块，还用于在通过测试次数设置模块输入的检测次数大于1时，调用测试数据发送模块执行该检测次数次的测试数据循环发送操作，并用于对应计算和通过申威平台显示每次发送的测试数据对应的传输速率v，还用于计算并通过申威平台显示上述计算所得的所有传输速率v的算术平均值，该均值即为最终所要检测的所述待测PCIE总线的传输速率。其中，所述的FPGA测速板卡上集成有PCIE总线，支持PCIEX4、PCIEX8和PCIEX16总线的测速。其中，所述FPGA测速板卡记录并反馈当前次测试数据传输所用时间长度t的方法为：FPGA测速板卡在接收到申威平台内测速软件单元的发送数据通知后，板卡固件的接收标志置位为开始接收begin，记录时间t1；待测试数据接收完成后，接收标志位置位为完成end，记录时间t2；之后由FPGA测速板卡内部计算所述的当前次测试数据传输所用时间长度t=t2-t1；最后由FPGA测速板卡通过其内部固件与申威平台中FPGA测速板卡的驱动的驱动接口通信，将上述计算出的该当前次测试数据传输所用时间长度t=t2-t1反馈给测速软件单元。与现有技术相比，本专利技术的优点在于：本专利技术所述的基于申威平台的PCIE总线测速系统及方法，均将申威平台处理器的PCIE总线通过PCIE扩展模块进行扩展，并将PCIE扩展模块通过待测PCIE总线与所述的FPGA测速板卡相连，且申威平台内置有用于与FPGA测速板卡配合使用用于检测上述待测PCIE总线的传输速率的测速软件单元，使用时，只需运行测速软件单元，即可实现对PCIE总线的传输速率的检测，实现了基于申威平台对PCIE总线的测速，且使用方便、便于实现，弥补了国产化计算机等自主领域尤其是在申威平台上实现PCIE总线测速的空白。由此可见，本专利技术与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。附图说明图1为本专利技术所述基于申威平台的PCIE总线测速系统的具体实施方式1的原理结构框图示意图。图2为本专利技术所述基于申威平台的PCIE总线测速方法的具体实施方式1的方法流程示意图。图3为本专利技术所述基于申威平台的PCIE总线测速系统的具体实施方式1的原理结构框图示意图。其中：1、申威平台，2、申威平台处理器，3、PCIE扩展模块，4、FPGA测速板卡，5、待测PCIE总线，6、测速软件单元。具体实施方式为使本专利技术的技术方案和优点更加清楚，下面将结合附图，对本专利技术的技术方案进行清楚、完整地描述。具体实施方式1：参见图1。图1为本专利技术所述基于申威平台的PCIE总线测速系统的一种具体实施方式。在本实施方式中，该基于申威平台的PCIE总线测速系统，其包括待测P本文档来自技高网...

【技术保护点】
1.一种基于申威平台的PCIE总线测速系统，其特征在于，包括待测PCIE总线（5）、申威平台（1）和用于接收申威平台（1）发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡（4）；所述的测试数据具有特定的大小；申威平台处理器（2）的PCIE总线连有PCIE扩展模块（3），PCIE扩展模块（3）通过待测PCIE总线（5）与所述的FPGA测速板卡（4）相连；申威平台（1）内置有用于与FPGA测速板卡（4）配合使用用于检测上述待测PCIE总线（5）的传输速率的测速软件单元（6）。

【技术特征摘要】
1.一种基于申威平台的PCIE总线测速系统，其特征在于，包括待测PCIE总线（5）、申威平台（1）和用于接收申威平台（1）发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t的FPGA测速板卡（4）；所述的测试数据具有特定的大小；申威平台处理器（2）的PCIE总线连有PCIE扩展模块（3），PCIE扩展模块（3）通过待测PCIE总线（5）与所述的FPGA测速板卡（4）相连；申威平台（1）内置有用于与FPGA测速板卡（4）配合使用用于检测上述待测PCIE总线（5）的传输速率的测速软件单元（6）。2.根据权利要求1所述的基于申威平台的PCIE总线测速系统，其特征在于，所述的测速软件单元（6）包括测试数据生成模块、测试数据发送模块和测试结果分析处理模块，其中：测试数据生成模块，用于生成测试数据；测试数据发送模块，用于将上述测试数据生成模块生成的测试数据通过所述的待测PCIE总线（5）发送至FPGA测速板卡（4）；测试结果分析处理模块，与所述的测试数据生成模块、测试数据发送模块分别相连，用于接收FPGA测速板卡（4）反馈的当前次测试数据传输所用时间长度t，并用于基于当前接收到的时间长度t和当前次传输的数据的大小，计算并通过申威平台（1）显示上述待测PCIE总线（5）的传输速率v。3.根据权利要求2所述的基于申威平台的PCIE总线测速系统，其特征在于，所述的测速软件单元（6）还包括测试次数设置模块，该测试次数设置模块与所述的测试结果分析处理模块相连，用于设置对上述待测PCIE总线（5）传输速率测试的检测次数；所述的测试结果分析处理模块，还用于在通过测试次数设置模块输入的检测次数大于1时，调用测试数据发送模块执行该检测次数次的测试数据循环发送操作，并用于对应计算和通过申威平台（1）显示每次发送的测试数据对应的传输速率v，还用于计算并通过申威平台（1）显示上述计算所得的所有传输速率v的算术平均值，该均值即为最终所要检测的所述待测PCIE总线（5）的传输速率。4.根据权利要求1-3各项权利要求所述的基于申威平台的PCIE总线测速系统，其特征在于，所述的FPGA测速板卡（4）上集成有PCIE总线，支持PCIEX4、PCIEX8和PCIEX16总线的测速。5.一种基于上述权利要求1所述的基于申威平台的PCIE总线测速系统的基于申威平台的PCIE总线测速方法，其特征在于，包括步骤：s1、申威平台处理器（2）的PCIE总线连有PCIE扩展模块（3），PCIE扩展模块（3）通过待测PCIE总线（5）与所述的FPGA测速板卡（4）相连；其中所述的FPGA测速板卡（4）用于接收申威平台基于PCIE扩展模块（3）发送的测试数据以及用于记录并反馈当前次测试数据传输所用时间长度t；s2、申威平台（1）内置有用于与FPGA测速板卡（4）配合使用用于检测上述待测PCIE总线（5）的传输速率的测速软件单元（6）；s3、申威平台系统启动；s4、测速软件单元（6）启动，通...

【专利技术属性】
技术研发人员：赵瑞东，陈亮甫，吴登勇，李童，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：发明
国别省市：山东,37