内容可寻址存储器制造技术

本申请涉及一种内容可寻址存储器。该内容可寻址存储器包括：多个TCAM单元，其构成一个条目；第一字线，其被耦合到所述TCAM单元；第二字线，其被耦合到所述TCAM单元；以及匹配线，其被耦合到所述TCAM单元，并且还包括有效单元，其存储指示所述条目的有效或无效的有效位；位线，其被耦合到所述有效线；以及选择电路，其被耦合到所述第一字线和所述第二字线，并且根据其中所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。

【技术实现步骤摘要】
内容可寻址存储器相关申请的交叉引用包括说明书、附图和摘要的2017年5月30日提交的日本专利申请No.2017-106504的公开内容，其全部内容以引用方式并入在本文中。
本公开涉及一种内容可寻址存储器，并且特别适用于能够在半导体器件中内置的内容可寻址存储器以及其中内置了内容可寻址存储器的半导体器件。
技术介绍
称为关联存储器或CAM(内容可寻址存储器)的存储器件适于从存储器件在其中存储的数据字(条目)当中搜索与搜索字(搜索数据)相匹配的数据字，并且在找到与搜索字匹配的数据字的情况下输出数据字的地址。在CAM中存在BCAM(二进制CAM)和TCAM(三进制CAM)。BCAM的每个存储单元存储“0”或“1”的信息。另一方面，除了“0”和“1”的信息之外，TCAM的每个存储单元还能够存储“不关心(don’tcare)”的信息。“不关心”指示将是要么是“0”要么是“1”。TCAM的搜索操作的功耗是大，并且降低功耗是TCAM中要解决的目标。日本未经审查的专利申请公开No.2001-167585公开了以下的技术：“在指示关联存储器中的条目内容有是效还是无效的有效位的内容在搜索操作中是有效的情况下，对条目的匹配线ML进行预充电，在该有效位无效的情况下，不对条目的匹配线ML进行预充电。”
技术实现思路
TCAM的存储单元中的每个具有两个SRAM单元和两条字线，以便存储三个值(“0”，“1”和“不关心”)。另一方面，为每个存储单元设置一条匹配线ML，并且将一个有效位分配给一条匹配线ML。为此原因，必须设置控制有效位的写入的控制电路，并且因此用于安装上述控制电路的区域变得必需。本公开的目的是提供一种面积减小的内容可寻址存储器。根据对本说明书的描述和附图，本公开的其他目的和新颖特征将变得显而易见。以下，将简要描述本公开的代表性示例的概述。也就是说，根据本公开的一个实施例，提供了一种内容可寻址存储器，该内容可寻址存储器包括：多个TCAM单元，其构成一个条目；第一字线，其被耦合到所述多个TCAM单元；第二字线，其被耦合到所述多个TCAM单元；以及匹配线，其被耦合到所述多个TCAM单元。该内容可寻址存储器还包括：有效单元，其存储指示所述条目的有效或无效的有效位；位线，其被耦合到所述有效线；以及选择电路，其被耦合到所述第一字线和所述第二字线，并且根据所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。根据本公开的上述实施例，能够设置面积减小的内容可寻址存储器。附图说明图1是图示了根据实际示例的TCAM单元的构成的一个示例的电路图。图2是以表格形式图示X单元和Y单元中存储的内容与图1中的TCAM单元的数据之间的对应关系的一个示例的图。图3是图示了根据实际示例的TCAM装置的构成的一个示例的框图。图4是图示了根据实际示例的与TCAM宏单元的一个条目相对应的电路构成的一个示例的图。图5是图示了有效单元VC0的第一修改示例的图。图6是图示了有效单元VC0的第二修改示例的图。图7是图示了根据第一实施例的TCSAM宏单元的一个示例的框图。图8是图示了根据比较示例的TCSAM宏单元的一个示例的框图。图9是图示了根据第一修改示例的TCAM宏单元的一个示例的框图。图10是图示了图7中的控制电路CTRL的一个电路示例的图。图11是图示了图10中的预解码器PRIDEC的一个电路示例的图。图12是图示了图7中的字线驱动器WLD的一个电路示例的图。图13是图示了图7中的IO电路IO的一个电路示例的图。图14是图示了图7中的VIO电路VIO的一个电路示例的图。图15是图示了图7中的IO边缘电路IO_edge的一个电路示例的图。图16是图示了图8中的控制电路CTRLb的一个电路示例的图。图17是图示了图8中的控制电路VCTRL的一个电路示例的图。图18是图示了图17中的预解码器PRIDECv的一个电路示例的图。图19是图示了图8中的字线驱动器VWLD的一个电路示例的图。图20是图示了图8中的VIO电路VIOb的一个电路示例的图。图21是概念性图示了根据第一实施例的扫描路径的构成的一个示例的图。图22是概念性图示了根据第一实施例的布线布局布置的一个示例的剖视图。图23是图示了根据第二修改示例的TCAM宏单元的一个示例的框图。图24是图示了根据第三修改示例的TCAM宏单元的一个示例的框图。图25是图示了控制电路CTRLc的一个电路示例的图。图26是图示了图25中的预解码器PRIDECc的一个电路示例的图。图27是图示了IO电路IOc的一个电路示例的图。图28是图示了VIO电路VIOc的一个电路示例的图。图29是图示了根据应用示例的半导体器件的一个示例的框图。具体实施方式以下，将通过使用附图来描述实践示例、实施例、改进示例、比较示例和应用示例。然而，在以下的描述中，存在以下情况：将相同符号分派给相同的构成元件，并且省略对其的重复描述。顺带提及，虽然为了更清楚地描述而在附图中对照实际情形下示意性图示了各部分的宽度、厚度、形状等，但是这些仅仅是示例，并没有限制对本公开的解释。<实践示例>[TCAM单元的构成]图1是图示了根据一个实际示例的TCAM单元的一个示例的电路图。如图1中图示的，TCAM单元(也被称为存储单元MC)包括两个SRAM单元(静态随机存取存储单元)11和12以及数据比较部件13。SRAM单元11也被称为X单元，SRAM单元12也被称为Y单元。X单元11将彼此互补的多条1位数据(在其中一个是“1”而另一个变成“0”的情况下)分别存储到彼此成对的内部存储节点ND1和ND1_n中。Y单元12将彼此互补的多条1位数据存储到彼此成对的内部存储节点ND2和ND2_n中。TCAM单元被耦合到成对位线BT/BB、成对搜索线ST/SB、匹配线ML以及字线WLA和WLB。成对位线BT/BB在图3中的TCAM单元阵列20的列方向(Y方向)上延伸并且通过在列方向上被排列的多个TCAM单元共享。成对搜索线ST/SB在TCAM单元阵列20的列方向(Y方向)上延伸并且通过在列方向上被排列的多个TCAM单元共享。匹配线ML在TCAM单元阵列20的行方向(X方向)上延伸并且通过在行方向上被排列的多个TCAM单元共享。字线WLA在TCAM单元阵列20的行方向(X方向)上延伸并且通过在行方向上被排列的多个TCAM单元共享。字线WLA和WLB也可以分别被称为第一字线和第二字线。X单元11包括反相器INV1和INV2、N沟道MOS(金属氧化物半导体)晶体管Q1和Q2等。反相器INV1按从存储节点ND1_n指向存储节点ND1的方向成为正向方向这样的方式被耦合在存储节点ND1和存储节点ND1_n之间。反相器INV2与反相器INV1并联地耦合并且在与反相器INV1的方向相反的方向上。MOS晶体管Q1被耦合在存储节点ND1和位线BT之间。MOS晶体管Q2被耦合在存储节点ND1_n和位线BB之间。MOS晶体管Q1和Q2的栅极被耦合到字线WLA。Y单元12包括反相器INV3和INV4、MOS(金属氧化物半导体)晶体管Q3和Q4等。反相器INV3按从存储节点ND2_n指向存储节点ND2的方向成为正向方向这样的方式被耦合在存储节点ND2和存储模式本文档来自技高网...

【技术保护点】
1.一种内容可寻址存储器，包括：多个TCAM单元，所述多个TCAM单元构成一个条目；第一字线，所述第一字线被耦合到所述TCAM单元；第二字线，所述第二字线被耦合到所述TCAM单元；匹配线，所述匹配线被耦合到所述TCAM单元；有效单元，所述有效单元存储指示所述条目的有效或无效的有效位；位线，所述位线被耦合到所述有效单元；以及选择电路，所述选择电路被耦合到所述第一字线和所述第二字线，并且根据所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。

【技术特征摘要】
2017.05.30 JP 2017-1065041.一种内容可寻址存储器，包括：多个TCAM单元，所述多个TCAM单元构成一个条目；第一字线，所述第一字线被耦合到所述TCAM单元；第二字线，所述第二字线被耦合到所述TCAM单元；匹配线，所述匹配线被耦合到所述TCAM单元；有效单元，所述有效单元存储指示所述条目的有效或无效的有效位；位线，所述位线被耦合到所述有效单元；以及选择电路，所述选择电路被耦合到所述第一字线和所述第二字线，并且根据所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。2.根据权利要求1所述的内容可寻址存储器，其中，所述选择电路具有OR电路，其中，所述有效单元具有第三字线，其中，所述第一字线和所述第二字线被耦合到所述OR电路的输入端，以及其中，所述第三字线被耦合到所述OR电路的输出端。3.根据权利要求1所述的内容可寻址存储器，其中，所述选择电路具有OR电路，其中，所述有效单元包括第三字线和所述选择电路；其中，所述第一字线和所述第二字线被耦合到所述OR电路的输入端，以及其中，所述第三字线被耦合到所述OR电路的输出端。4.根据权利要求1所述的内容可寻址存储器，其中，所述有效单元包括存储节点和所述选择电路，其中，所述选择电路具有第一选择晶体管，所述第一选择晶体管具有与所述第一字线耦合的栅极，以及第二选择晶体管，所述第二选择晶体管具有与所述第二字线耦合的栅极，以及其中，所述第一选择晶体管和所述第二选择晶体管中的每个具有在所述位线和所述存储节点之间耦合的源极-漏极路径。5.根据权利要求1所述的内容可寻址存储器，还包括：匹配线输出电路，所述匹配线输出电路被耦合到所述匹配线；以及匹配信号输出线，所述匹配信号输出线被耦合到所述匹配线输出电路，其中，在所述有效单元中存储的所述有效位指示有效的情况下，所述匹配线输出电路向所述匹配信号输出线输出所述匹配线的高电平信号或低电平信号，以及其中，在所述有效单元中存储的所述有效位指示无效的情况下，所述匹配线输出电路将所述匹配信号输出设定为低电平。6.根据权利要求1所述的内容可寻址存储器，其中，所述有效单元包括存储节点，以及输出电路，所述输出电路被耦合到所述存储节点，以及其中，所述输出电路输出所述存储节点的状态作为所述有效位。7.根据权利要求1所述的内容可寻址存储器，其中，所述有效单元包括第一存储节点，第二存储节点，重置晶体管，所述重置晶体管被耦合到所述第一存储节点，以及输出电路，所述输出电路被耦合到所述第二存储节点，其中，所述输出电路输出所述第二存储节点的状态作为所述有效位，以及其中，所述重置晶体管根据重置信号将所述有效单元的所述有效位设定为指示无效的数据。8.根据权利要...

【专利技术属性】
技术研发人员：泽田阳平，薮内诚，森本薰夫，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP