【技术实现步骤摘要】
一种先进先出数据缓存器及缓存数据的方法
本专利技术涉及数据缓存
，尤其涉及一种先进先出数据缓存器及缓存数据的方法。
技术介绍
先进先出(FIFO，FirstInFirstOut)数据缓存器由于具备先进先出、平衡输入输出处理速率等特性，在数字集成电路设计中有着广泛的应用，主要用来匹配不同传输速度之间的数据传输。根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO的读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作；异步FIFO的读写时钟不一致，读写时钟是互相独立的。目前，同步FIFO在各类芯片设计中广泛应用，现有芯片设计中通常使用寄存器或伪双端口/双端口随机存取存储器(RamdomAccessMemory，RAM)来实现同步FIFO，当存储比特较少时，采用寄存器实现在面积上有优势；当存储比特较多时，用RAM实现在面积上有优势。如图1所示，一种现有的大容量同步FIFO包括输入端口、输出端口、写控制单元、读控制单元和伪双端口RAM单元，读控制单元和写控制单元用于产生读写地址进行读写以及产生空满信号提供给外围接口。图1所示的F...
【技术保护点】
1.一种先进先出数据缓存器，包括输入端口、输出端口，其特征在于，还包括第一缓存单元、第二缓存单元、第三缓存单元、第一控制单元、第二控制单元和切换单元，其中：所述第一缓存单元，用于存储通过输入端口输入的数据；所述第二缓存单元，用于存储通过输出端口输出的数据；所述第三缓存单元为数据位宽为DW*n的单口随机存取存储器，用于存储通过第二控制单元输入或输出的数据，所述n为大于或等于2的自然数，DW为先进先出数据缓存器的数据位宽；所述第一控制单元，用于读取第一缓存单元的数据，并写入第二缓存单元中；所述第二控制单元，用于读取第一缓存单元的数据，并写入第三缓存单元中；当第二缓存单元的数据存...
【技术特征摘要】
1.一种先进先出数据缓存器，包括输入端口、输出端口，其特征在于，还包括第一缓存单元、第二缓存单元、第三缓存单元、第一控制单元、第二控制单元和切换单元，其中：所述第一缓存单元，用于存储通过输入端口输入的数据；所述第二缓存单元，用于存储通过输出端口输出的数据；所述第三缓存单元为数据位宽为DW*n的单口随机存取存储器，用于存储通过第二控制单元输入或输出的数据，所述n为大于或等于2的自然数，DW为先进先出数据缓存器的数据位宽；所述第一控制单元，用于读取第一缓存单元的数据，并写入第二缓存单元中；所述第二控制单元，用于读取第一缓存单元的数据，并写入第三缓存单元中；当第二缓存单元的数据存储状态为非满状态时，读取第三缓存单元的数据，并写入第二缓存单元中；所述切换单元，用于获取输入端口的状态、第二控制单元的数据读写状态以及第一缓存单元与第二缓存单元的数据存储状态；并根据获取的状态，打开第一控制单元并关闭第二控制单元，或者关闭第一控制单元并打开第二控制单元。2.根据权利要求1所述的先进先出数据缓存器，其特征在于，所述切换单元根据获取的状态，打开第一控制单元并关闭第二控制单元，或者关闭第一控制单元并打开第二控制单元，具体包括：所述先进先出数据缓存器上电后，打开所述第一控制单元并关闭所述第二控制单元；当所述第一缓存单元与所述第二缓存单元的数据存储状态均为满状态且当前输入端口有数据输入时，关闭所述第一控制单元并打开所述第二控制单元；当所述第二缓存单元的数据存储状态为非满状态且所述第二控制单元的数据读写状态为空状态时，打开所述第一控制单元并关闭所述第二控制单元。3.根据权利要求1所述的先进先出数据缓存器，其特征在于，所述第二控制单元包括写控制单元、读写仲裁单元和读控制单元，其中，所述写控制单元，用于产生写信号，所述写信号用于读取所述第一缓存单元的数据，并写入所述第三缓存单元中；所述读控制单元，用于获取所述第二缓存单元的数据存储状态，当所述第二缓存单元的数据存储状态为非满状态时，产生读信号，所述读信号用于读取所述第三缓存单元的数据，并写入所述第二缓存单元中；所述读写仲裁单元，用于对产生的读信号和写信号进行仲裁。4.根据权利要求1所述的先进先出数据缓存器，其特征在于，所述第一缓存单元为数据位宽为DW、存储深度为(n-1)的寄存器。5....
【专利技术属性】
技术研发人员：代开勇，潘应进，秦奇波，徐科，黄勃，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。