一种基于单片机的芯片短路检测方法及系统技术方案

本发明专利技术公开了一种基于单片机的芯片短路检测方法及系统，包括步骤：S11.检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；S12.根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；S13.通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。本发明专利技术通过引脚夹持治具将待测芯片的引脚连接至单片机的GPIO端口，通过检测GPIO端口的高低电平来确定待测芯片的短路引脚，实现芯片短路的自动检测，检测过程无需人工干预，准确性高，可以有效提高开发设计人员的工作效率，并且通过显示屏显示检测结果，方便快捷。

【技术实现步骤摘要】
一种基于单片机的芯片短路检测方法及系统
本专利技术涉及短路检测
，尤其涉及一种基于单片机的芯片短路检测方法及系统。
技术介绍
在设计实现一款新产品的过程，需要从产品的需求、设计、调试等方面实现产品的整体功能。在这个过程中，调试是很重要的一项，对于硬件开发人员来说，不可避免的需要进行焊接、调试这个步骤。对于研发设计人员来说，产品的硬件调试过程需要对各种芯片进行焊接，焊接完成后需要设计人员确认是否焊接良好，这样就存在一个弊端：人为焊接存在一定的质量问题，因此需要对焊接质量做检测。而对芯片焊接的质量做检测，主要是检测芯片的各个引脚的短路情况，因此在开发人员在做单板调试工作时，为避免多引脚芯片焊接不当造成短路而引起调试故障，需要在焊接完毕后进行短路检测，而目前排除短路方法是手动通过万用表检测各个引脚是否焊接不当，这种排查方法，少数引脚的排查还可适用，但是对于多达几十或者上百个引脚数来说，无疑给开发设计人员增加了工作量，降低了调试效率。公开号为CN106841893A的专利公开了一种DRAM的检测方法，尤其是DRAM短路分析方法，包含以下步骤：步骤1，通过测试系统检测DRAM，确定短路的区域；步骤2，通过万用表对步骤1中所述区域进行短路检测，确定短路的两个引脚；步骤3，将步骤2中所述两个引脚与芯片连接处的金线磨断，再用万用表测试两个引脚，如果仍然发生短路则是基板内部短路，如果无短路则是芯片内部短路。步骤2中所述短路检测的引脚根据锡球位置图确定两个引脚。本专利技术提供的DRAM短路分析方法简单、准确，快速确定是芯片短路还是基板上金线短路。虽然该方法可以检测出芯片上具体短路的引脚，但是该方法还是通过利用万用表人工来确定芯片短路的引脚，如果短路的区域包含引脚数很多的话，还是会大大增加检测人员的工作量，检测效率低。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供了一种基于单片机的芯片短路检测方法及系统，通过单片机实现对芯片引脚短路的自动检测，可以有效提高设计人员的工作效率。为了实现以上目的，本专利技术采用以下技术方案：一种基于单片机的芯片短路检测方法，包括步骤：S1.检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；S2.根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；S3.通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。进一步的，所述待测芯片的引脚夹持治具是根据所述待测芯片的引脚间距和引脚个数来选定的。进一步的，所述待测芯片的引脚夹持治具与单片机各个GPIO引脚通过FPC排线连接。进一步的，所述待测芯片短路检测结果包括所述待测芯片所有存在短路情况的引脚序号。进一步的，所述各个GPIO引脚的数量根据所述待测芯片的引脚数量设定。相应的，还提供一种基于单片机的芯片短路检测系统，包括：检测模块，用于检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；检测结果确定模块，用于根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；显示模块，用于通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。进一步的，所述待测芯片的引脚夹持治具是根据所述待测芯片的引脚间距和引脚个数来选定的。进一步的，所述待测芯片的引脚夹持治具与单片机各个GPIO引脚通过FPC排线连接。进一步的，所述待测芯片短路检测结果包括所述待测芯片所有存在短路情况的引脚序号。进一步的，所述各个GPIO引脚的数量根据所述待测芯片的引脚数量设定。与现有技术相比，本专利技术通过引脚夹持治具将待测芯片的引脚连接至单片机的GPIO端口，通过检测GPIO端口的高低电平来确定待测芯片的短路引脚，实现芯片短路的自动检测，检测过程无需人工干预，准确性高，可以有效提高开发设计人员的工作效率，并且通过显示屏显示检测结果，方便快捷。附图说明图1是实施例一提供的一种基于单片机的芯片短路检测方法流程图；图2是为本专利技术的软件程序流程图；图3是实施例二提供的一种基于单片机的芯片短路检测系统结构图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术的目的是针对现有技术的缺陷，提供了一种基于单片机的芯片短路检测方法及系统，通过单片机实现对芯片引脚短路的自动检测，可以有效提高设计人员的工作效率。实施例一本实施例提供一种基于单片机的芯片短路检测方法，如图1所示，包括步骤：S11.检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；S12.根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；S13.通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。本实施例的基于单片机的芯片短路检测方法的执行主体为单片机。具体的，首先在单片机对待测芯片各个引脚进行检测之前，需要将待测芯片的各个引脚连接到单片机的各个GPIO引脚上，通过待测芯片的引脚夹持治具可将所述待测芯片的各个引脚连接到单片机的GPIO引脚上。进一步的，所述待测芯片的引脚夹持治具与单片机各个GPIO引脚通过FPC排线连接。具体的，将待测芯片的各个引脚引出至引脚夹持治具，单片机中的GPIO引脚通过PCB引出至一个排线插合接口，然后通过FPC排线(可在一定程度内弯曲的连接线组)将所述待测芯片的引脚夹持治具与单片机的GPIO引脚的排线插合接口连接起来，这样单片机就可以通过检测各个GPIO引脚的高低电平来判断待测芯片的各个引脚是否短路。进一步的，所述待测芯片的引脚夹持治具是根据所述待测芯片的引脚间距和引脚个数来选定的。具体的，引脚夹持治具模块的制作原则是根据待测芯片的引脚间隔和个数定义的，可以支持自定义扩展，引脚夹持治具的夹持端是由两片带弹簧开口可拉伸的锯齿结构的板子构成的，不同锯齿间通过绝缘材料隔离，引脚夹持治具的锯齿部位用来夹持待测芯片的相应引脚，锯齿的间距根据芯片引脚的间距而定，锯齿数规格根据芯片引脚个数而定，最大可支持到单片机最大GPIO端口数。该设计的好处在于可以根据不同的芯片引脚间距选用不同的引脚夹持治具，便于由实际情况来选用具体的引脚夹持治具方法，且引脚夹持治具的成本较低。需要说明的是，GPIO全称为General-PurposeInput/Output(通用输入输出)，是一种软件运行期间能够动态配置和控制的通用引脚，因此将待测芯片的各个引脚连接到单片机的GPIO引脚上后，就可以通过软件实现对GPIO各个引脚的检测，从而实现对待测芯片各个引脚的短路检测。具体的，通过软件实现对待测芯片各个引脚的短路检测采用简易的高低电平检测法，即通过检测各个GPIO引脚的高低电平从而实现对待测芯片各个引脚的短路检测，这样就能得到待测芯片短路本文档来自技高网...

【技术保护点】
1.一种基于单片机的芯片短路检测方法，其特征在于，包括步骤：S1.检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；S2.根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；S3.通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。

【技术特征摘要】
1.一种基于单片机的芯片短路检测方法，其特征在于，包括步骤：S1.检测与待测芯片的引脚夹持治具连接的各个GPIO引脚的高低电平；S2.根据所述各个GPIO引脚的高低电平得到所述待测芯片短路检测结果；S3.通过SPI总线驱动OLED显示屏显示所述待测芯片短路检测结果。2.根据权利要求1所述的一种基于单片机的芯片短路检测方法，其特征在于，所述待测芯片的引脚夹持治具是根据所述待测芯片的引脚间距和引脚个数来选定的。3.根据权利要求1所述的一种基于单片机的芯片短路检测方法，其特征在于，所述待测芯片的引脚夹持治具与单片机各个GPIO引脚通过FPC排线连接。4.根据权利要求1所述的一种基于单片机的芯片短路检测方法，其特征在于，所述待测芯片短路检测结果包括所述待测芯片所有存在短路情况的引脚序号。5.根据权利要求1所述的一种基于单片机的芯片短路检测方法，其特征在于，所述各个GPIO引脚的数量根据所述待测芯片的引脚数量设定。6.一种基于单...

【专利技术属性】
技术研发人员：辛昭，
申请(专利权)人：四川斐讯信息技术有限公司，
类型：发明
国别省市：四川,51