具有测试电路的图像传感器制造技术

本申请提供了一种图像传感器，包括：像素阵列，其包括多个像素；模数转换器，其具有用于将模拟信号转换为数字信号的第一计数器；以及输出缓冲器，其具有第一存储器。在测试模式下，作为针对第一计数器的测试结果产生的第一计数器测试结果值存储在第一存储器中。输出缓冲器响应于第一选择信号将第一计数器测试结果值从第一存储器输出至输出缓冲器外部。输出缓冲器还包括复位逻辑电路，其根据第一计数器测试结果值是否被输出来将第一存储器复位。所述多个像素响应于入射光产生模拟信号。

Image Sensor with Test Circuit

The present application provides an image sensor comprising a pixel array comprising multiple pixels; an analog-to-digital converter having a first counter for converting analog signals into digital signals; and an output buffer with a first memory. In the test mode, the test result value of the first counter generated as the test result for the first counter is stored in the first memory. The output buffer outputs the test result value of the first counter from the first memory to the outside of the output buffer in response to the first selection signal. The output buffer also includes a reset logic circuit which resets the first memory according to whether or not the test result value of the first counter is output. The plurality of pixels generates an analog signal in response to incident light.

【技术实现步骤摘要】
具有测试电路的图像传感器相关申请的交叉引用本申请要求于2017年5月8日在韩国知识产权局提交的韩国专利申请No.10-2017-0057372的优先权，该申请的公开以引用方式全文并入本文中。
本文提供的专利技术构思涉及一种图像传感器，并且更具体地说，涉及一种具有用于控制用于模数转换的计数器的测试操作的测试电路的图像传感器。
技术介绍
图像传感器包括用于将作为模拟信号检测的图像信号转换为数字信号的模数转换器(ADC)。图像传感器的像素阵列包括按照2D矩阵排列的多个像素，并且所述像素中的每一个根据光能输出图像信号。所述像素中的每一个集成与通过光电二极管入射的光的量相对应的光电荷，并且根据集成的光电荷输出模拟信号的像素信号。像素信号通过ADC转换为数字信号。ADC包括用于将对应于各列像素阵列的图像信号与斜坡信号进行比较的比较器和用于根据比较器的比较结果执行计数操作以产生计数结果值或计数码的计数器。响应于列解码器的列选择信号输出计数器的计数码作为数字信号的像素信号，并且所述计数码最终作为图像数据输出至输出缓冲器的外部。为了实现清晰图像数据，检测列解码器、计数器和时序控制器中的错误是重要的。
技术实现思路
本文提供的专利技术构思提供了一种当在图像传感器上执行测试时能够检测计数器、列解码器和时序控制器中的错误的图像传感器。根据本文提供的专利技术构思的一方面，提供了一种图像传感器，该图像传感器包括：像素阵列，其包括多个像素；模数转换器，其具有用于将模拟信号转换为数字信号的第一计数器；以及输出缓冲器，其具有第一存储器。在测试模式下，作为针对第一计数器的测试结果产生的第一计数器测试结果值存储在第一存储器中。输出缓冲器响应于第一选择信号将第一计数器测试结果值从第一存储器输出至输出缓冲器外部。输出缓冲器还包括复位逻辑电路，其根据第一计数器测试结果值是否被输出来将第一存储器复位。所述多个像素响应于入射光产生模拟信号。根据本文提供的专利技术构思的另一方面，提供了一种图像传感器，该图像传感器包括：包括多个像素的像素阵列；模数转换器，其构造为使用至少一个计数器，以将从所述像素产生的模拟信号转换为数字信号；输出缓冲器，其构造为对应于像素阵列的多列中的每一个；以及测试电路，其构造为控制针对计数器的测试操作。输出缓冲器接收列选择信号并且响应于列选择信号输出存储在对应于列选择信号的列存储器中的计数器测试结果，并且随后将对应于列选择信号的列存储器复位。所述输出缓冲器具有被构造为存储利用计数器的计数器测试结果值的多个列存储器。附图说明从下面结合附图的详细描述中，将更加清楚地理解本文提供的专利技术构思的示例实施例，其中：图1是根据本文提供的专利技术构思的示例实施例的图像传感器的框图；图2是图1中的模数转换器(ADC)、输出缓冲器和测试电路的框图；图3是根据本文提供的专利技术构思的示例实施例的图2的ADC的操作的时序图；图4A和图4B是根据本文提供的专利技术构思的示例实施例的对计数器单元进行测试的方法的框图；图5是根据本文提供的专利技术构思的示例实施例的复位逻辑电路的操作的框图；图6A至图6C是用于解释利用图5的复位逻辑电路检测列解码器中的错误的方法的时序图；图7是根据本文提供的专利技术构思的示例实施例的复位逻辑电路的框图；图8A是用于解释图7的第一触发器的示图，并且图8B是用于解释图7的复位逻辑电路的操作的时序图；图9是根据本文提供的专利技术构思的示例实施例的复位逻辑电路的框图；以及图10是包括根据本文提供的专利技术构思的示例实施例的图像传感器的计算系统的框图。具体实施方式下文中，将参照附图详细描述本文提供的专利技术构思的示例实施例。图1是根据本文提供的专利技术构思的示例实施例的图像传感器100的框图。参照图1，图像传感器100可包括像素阵列110、行解码器120、相关双采样器130、模数转换器(ADC)140、输出缓冲器150、列解码器160、时序控制器170和测试电路180。像素阵列110可包括按照二维排列的多个像素。像素中的每一个可将光信号转换为电信号。像素阵列110可接收包括行选择信号、像素复位信号和来自行解码器120的传输信号的驱动信号，并且像素阵列110可被该驱动信号驱动。行解码器120可在时序控制器170的控制下选择像素阵列110的各行中的任一个。行解码器120可产生行选择信号，以选择所述各行中的任一个。另外，行解码器120可针对对应于选择的行的像素按次序产生像素复位信号和传输信号。因此，可将从选择的行的像素中的每一个中产生的模拟型参考信号和图像信号按次序发送至相关双采样器130。相关双采样器130可按次序采样和保持从像素阵列110提供至多条列线C0、C1、……、Cm-1中的每一个的参考信号和图像信号。也就是说，相关双采样器130可采样和保持对应于像素阵列110的每一列的参考信号和图像信号的电平。相关双采样器130可在时序控制器170的控制下将所述每一列的参考信号和图像信号发送至ADC140，作为相关双采样信号。ADC140可将从相关双采样器130输出的对应于每一列的相关双采样信号转换为数字信号，并且可输出数字信号。ADC140可基于对应于每一列的相关双采样信号执行计数操作和算术操作，从而产生已从中去除了每一列的噪声的图像数据。ADC140包括对应于像素阵列110的每一列的多个列计数器，并且可使用列计数器将对应于每一列的相关双采样信号转换为数字信号。根据另一示例实施例，ADC140可包括全局计数器，并且可使用全局计数器提供的全局码将对应于每一列的相关双采样信号转换为数字信号。输出缓冲器150可捕获ADC140提供的各列的图像数据，并且可输出图像数据。输出缓冲器150可在时序控制器170的控制下临时存储从ADC140输出的图像数据。输出缓冲器150可作为接口操作，以补偿图像传感器100同与其连接的其它装置之间的传输率差异。列解码器160在时序控制器170的控制下选择一列输出缓冲器150，并且存储在输出缓冲器150中的图像数据可按次序输出。更详细地说，列解码器160可从时序控制器170接收地址信号，并且列解码器160可基于地址信号产生列选择信号以选择一列输出缓冲器150。时序控制器170可控制行解码器120、列解码器160、ADC140和输出缓冲器150。时序控制器170可将操作所需的时钟信号和用于时序控制的控制信号提供至行解码器120、列解码器160、ADC140和输出缓冲器150。时序控制器170可包括逻辑控制电路、锁相回路(PLL)电路、时序控制电路和通信接口电路。测试电路180可在测试模式下接收测试码，并且可基于测试码测试包括在ADC140中的计数器。测试码可通过图像传感器100产生，或者从外部提供。测试电路180可产生计数时钟信号和计数使能信号，以测试ADC140的计数器的计数操作。作为测试的结果，ADC140的计数器可产生计数器测试结果，并且可将结果分别提供至输出缓冲器150。在示例实施例中，测试电路180可为内置自测试电路。输出缓冲器150可包括用于存储在测试模式下从ADC140接收到的多个计数器测试结果值的多个存储器。另外，输出缓冲器150还可包括在测试模式下能够控制所述多个存储器复位的复位逻辑电路155。在示例实施例中，可将存储器实施为静态随机存取存储器(SRA本文档来自技高网...

【技术保护点】
1.一种图像传感器，包括：像素阵列，其包括多个像素，所述多个像素构造为响应于入射光产生模拟信号；模数转换器，其具有构造为将所述模拟信号转换为数字信号的第一计数器；以及输出缓冲器，其具有第一存储器，在测试模式下在所述第一存储器中存储作为针对所述第一计数器的测试结果产生的第一计数器测试结果值，并且所述输出缓冲器构造为响应于第一选择信号输出所述第一计数器测试结果值，其中，所述输出缓冲器还包括复位逻辑电路，其构造为根据所述第一计数器测试结果值是否被输出来将所述第一存储器复位。

【技术特征摘要】
2017.05.08 KR 10-2017-00573721.一种图像传感器，包括：像素阵列，其包括多个像素，所述多个像素构造为响应于入射光产生模拟信号；模数转换器，其具有构造为将所述模拟信号转换为数字信号的第一计数器；以及输出缓冲器，其具有第一存储器，在测试模式下在所述第一存储器中存储作为针对所述第一计数器的测试结果产生的第一计数器测试结果值，并且所述输出缓冲器构造为响应于第一选择信号输出所述第一计数器测试结果值，其中，所述输出缓冲器还包括复位逻辑电路，其构造为根据所述第一计数器测试结果值是否被输出来将所述第一存储器复位。2.根据权利要求1所述的图像传感器，其中，所述复位逻辑电路构造为基于所述第一选择信号将所述第一存储器复位。3.根据权利要求1所述的图像传感器，其中，所述输出缓冲器构造为当所述第一选择信号处于第二电平时从所述第一存储器输出所述第一计数器测试结果值，并且所述复位逻辑电路构造为当所述第一选择信号从所述第二电平转变为第一电平时将所述第一存储器复位。4.根据权利要求1所述的图像传感器，其中，所述模数转换器还包括第二计数器，所述输出缓冲器还包括第二存储器，在所述第二存储器中存储作为针对所述第二计数器的测试结果产生的第二计数器测试结果值，并且所述复位逻辑电路构造为在所述第二计数器测试结果值被输出之后将所述第二存储器复位。5.根据权利要求4所述的图像传感器，其中，所述复位逻辑电路包括：第一触发器，其构造为接收所述第一选择信号，基于所述第一选择信号产生第一复位信号，并且将所述第一复位信号输出至所述第一存储器；以及第二触发器，其构造为接收第二选择信号，基于所述第二选择信号产生第二复位信号，并且将所述第二复位信号输出至所述第二存储器。6.根据权利要求5所述的图像传感器，其中，所述第一触发器和所述第二触发器在所述测试模式的开始或所述测试模式的结束时复位。7.根据权利要求4所述的图像传感器，还包括测试电路，其构造为控制针对所述第一计数器和所述第二计数器的测试操作，其中，所述测试电路构造为将基于第一测试码产生的第一计数时钟信号应用于所述第一计数器，并且将基于第二测试码产生的第二计数时钟信号应用于所述第二计数器。8.根据权利要求7所述的图像传感器，其中，所述测试电路构造为利用所述第一计数器测试结果值和所述第二计数器测试结果值检测在所述图像传感器中是否存在错误。9.一种图像传感器，包括：包括多个像素的像素阵列；模数转换器，其构造为使用至少一个计数器，以将从所述多个像素产生的模拟信号转换为数字信号；输出缓冲器，其构造为对应于所述像素阵列的多列中的每一个，并且具有构造为存储计数器测试结果值的多个列存储器；以及测试电路，其构造为控制针对所述至少一个计数器的测试操作，其中，所述输出缓冲器接收列选择信号并且响应于所述列选择信号输出存储在对应于所述列选择信号的列存储器中的...

【专利技术属性】
技术研发人员：金允洪，李赫钟，蔡熙成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR