紧凑源极镇流器MOSFET及其制备方法技术

一种沟槽金属‑氧化物‑半导体场效应晶体管(MOSFET)器件，包括一个第一导电类型的衬底，一个第二导电类型的本体区，一个形成在栅极沟槽中的栅极电极，在本体区和衬底中延伸，一个轻掺杂源极区和一个形成在本体区中的重掺杂源极区，以及一个延伸到本体区的源极接头形成在栅极沟槽附近的源极接触沟槽中。轻掺杂源极区延伸到本体区中比重掺杂源极区更深处。轻掺杂源极区在源极接触沟槽附近。镇流电阻器形成在轻掺杂源极区中，在重掺杂源极区和本体区之间，以及一个肖特基二极管形成在源极接头和轻掺杂源极区之间的接头处。

【技术实现步骤摘要】
紧凑源极镇流器MOSFET及其制备方法
本专利技术主要涉及金属-氧化物-半导体场效应晶体管(MOSFET)，更确切地说是用于带有源极镇流电阻器的改良沟槽MOSFET结构，及其相同器件的制备方法。
技术介绍
微处理器和存储器件等集成电路包括多个金属-氧化物-半导体场效应晶体管(MOSFET)，提供基本的开关功能，以配置逻辑栅极、数据存储和功率开关等。当MOSFET如图1A所示并联，以处理慢开关应用中的大电流时，MOSFET之间的参数失配(例如导通电阻、阈值电压、通道长度)导致动态电流失衡，从而造成电流扭曲。当较大部分的电流流经多个并联MOSFET当中的一个时，由于较低的阈值电压或通道长度，会发生电流扭曲。由于特定的MOSFET消耗了绝大多数的器件功率，会发生局域化的热点。较高的温度进一步降低了该MOSFET的阈值电压，消耗了更多的功率。最终，会发生热量逃逸。众所周知，本领域中源极镇流会为反向电流扭曲提供负反馈。因此，为了避免电流扭曲，通常增加一个源极镇流电阻器，与每个MOSFET串联，如图1B所示，以平衡并联MOSFET中负载电流的分布。正是在这一前提下，提出了本专利技术的各种实施例。
技术实现思路
为了解决以上问题，本专利技术的目的在于提供一种沟槽金属-氧化物-半导体场效应电晶体(MOSFET)器件，其包括：a)一个第一导电类型的衬底，衬底包括一个第一导电类型的外延层，位于相同导电类型的重掺杂硅晶圆上方；b)一个第二导电类型的本体区，形成在衬底的上方，第二导电类型与第一导电类型相反；c)一个栅极沟槽，形成在本体区和衬底中，其中栅极沟槽内衬电介质层，一个栅极电极形成在栅极沟槽中；d)一个轻掺杂源极区和一个重掺杂源极区，形成在本体区中，其中轻掺杂源极区延伸到本体区中比重掺杂源极区更深处；以及e)一个延伸到本体区的源极接头，形成在栅极沟槽附近的源极接触沟槽中，其中轻掺杂源极区在源极接触沟槽附近，其中肖特基二极体形成在源极接头和轻掺杂源极区之间的接头处。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中轻掺杂源极区完全延伸到栅极沟槽和源极接触沟槽之间。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中重掺杂源极区仅部分延伸到栅极沟槽和源极接触沟槽之间。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中镇流电阻器形成在重掺杂源极区和本体区之间的轻掺杂源极区处。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中镇流电阻器具有长度，其中通过改变重掺杂源极区的深度，可以调节镇流电阻器的长度。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中镇流电阻器具有一个宽度，其中镇流电阻器的宽度可以通过源极接触沟槽的宽度调节。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中镇流电阻器具有电阻值，其中电阻值可以通过轻掺杂源极区的掺杂浓度调节。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中本体区的深度D在0.5T至0.8T之间，其中T是栅极沟槽的深度；其中轻掺杂源极区的深度d在0.25D至0.5D之间；并且其中重掺杂源极区的深度在0.25d至0.5d之间。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中源极接触沟槽具有一个宽度，其中间距在0.5μm至1.5μm范围内。本专利技术的一种沟槽金属-氧化物-半导体场效应电晶体器件，其中轻掺杂源极区的掺杂浓度在1×1015/cm3至1×1018/cm3之间，重掺杂源极区的掺杂浓度在8×1019/cm3至8×1020/cm3之间。本专利技术的一种制备沟槽MOSFET器件的方法，其包括：a)提供一个第一导电类型的衬底，其中衬底包括一个第一导电类型的外延层，位于相同导电类型的重掺杂硅晶圆上方；b)在衬底中，制备一个栅极沟槽，其中栅极沟槽内衬一个电介质层，以及一个栅极电极形成在栅极沟槽中；c)在衬底中，制备一个第二导电类型的本体区，其中第二导电类型与第一导电类型相反，d)通过源极注入，在本体区中，制备一个轻掺杂源极区和一个重掺杂源极区，其中轻掺杂源极区延伸到本体区中比重掺杂源极区更深处；e)在衬底上方，通过低温氧化工艺，制备一个电介质层；并且f)制备一个源极接触沟槽，延伸到本体区，其中源极接头形成在源极接触沟槽中，其中轻掺杂源极区在源极接触沟槽附近。本专利技术的一种制备沟槽MOSFET器件的方法，其中源极注入包括一个深源极注入和一个浅源极注入的组合，其中深源极注入以及浅源极注入的掺杂离子与衬底的掺杂离子导电类型相同。本专利技术的一种制备沟槽MOSFET器件的方法，其中用于深源极注入的掺杂离子为磷离子，用于浅源极注入的掺杂离子为砷离子。本专利技术的一种制备沟槽MOSFET器件的方法，其中深源极注入和浅源极注入发生在形成本体区之后,以及形成电介质层之前。本专利技术的一种制备沟槽MOSFET器件的方法，其中深源极注入发生在制备本体区之后，以及制备电介质层之前，浅源极注入发生在形成电介质层之后。本专利技术的一种制备沟槽MOSFET器件的方法，其中肖特基二极体形成在源极接头和轻掺杂源极区之间的接头处。本专利技术的一种制备沟槽MOSFET器件的方法，其中轻掺杂源极区完全延伸在栅极沟槽和源极接触沟槽之间。本专利技术的一种制备沟槽MOSFET器件的方法，其中重掺杂源极区仅部分延伸到栅极沟槽和源极接触沟槽之间。本专利技术的一种制备沟槽MOSFET器件的方法，其中本体区的深度D在0.5T至0.8T之间，其中T是栅极沟槽的深度；其中轻掺杂源极区的深度d在0.25D至0.5D之间；并且其中重掺杂源极区的深度在0.25d至0.5d之间。本专利技术的一种制备沟槽MOSFET器件的方法，其中轻掺杂源极区的掺杂浓度在1×1015/cm3至1×1018/cm3范围内，重掺杂源极区的掺杂浓度在8×1019/cm3至8×1020/cm3范围内。附图说明阅读以下详细说明并参照以下附图之后，本专利技术的其他特征和优势将显而易见：图1A表示并联MOSFET的示意图。图1B表示并联MOSFET的示意图，并联MOSFET具有一个源极镇流电阻器，与每个MOSFET串联。图2A表示依据本专利技术的各个方面，一部分沟槽MOSFET器件的剖面示意图。图2B表示图2A所示沟槽MOSFET器件的三维图。图3A表示依据本专利技术的各个方面，一部分沟槽MOSFET器件的剖面示意图。图3B表示图3A所示沟槽MOSFET器件的三维图。图4A-4J表示依据本专利技术的各个方面，图2A所示沟槽MOSFET器件制备方法的剖面示意图。图5A-5L表示依据本专利技术的各个方面，图3A所示沟槽MOSFET器件制备方法的剖面示意图。具体实施方式在以下详细说明中，参照附图，构成典型实施例的一部分，经过典型实施例的说明，可以实施本专利技术。为了简便，在导电性或电荷载流子类型(p或n)的符号之后使用+或-通常是指半导体材料中指定类型的电荷载流子浓度的相对程度。通常来说，定义为n+材料的负电荷载流子(即电子)浓度大于n材料的负电荷载流子浓度，n材料的负电荷载流子浓度大于n-材料的负电荷载流子浓度。与之类似，p+材料的正电荷载流子(即空穴)大于p材料的正电荷载流子浓度，p材料的正电荷载流子浓度大于p-材料的正电荷载流子浓度。要注意的是，有关系的是电荷载流子浓度，而不是掺杂物。例如，金属可本文档来自技高网...

【技术保护点】
1.一种沟槽金属‑氧化物‑半导体场效应晶体管(MOSFET)器件，包括：a)一个第一导电类型的衬底，衬底包括一个第一导电类型的外延层，位于相同导电类型的重掺杂硅晶圆上方；b)一个第二导电类型的本体区，形成在衬底的上方，第二导电类型与第一导电类型相反；c)一个栅极沟槽，形成在本体区和衬底中，其中栅极沟槽内衬电介质层，一个栅极电极形成在栅极沟槽中；d)一个轻掺杂源极区和一个重掺杂源极区，形成在本体区中，其中轻掺杂源极区延伸到本体区中比重掺杂源极区更深处；以及e)一个延伸到本体区的源极接头，形成在栅极沟槽附近的源极接触沟槽中，其中轻掺杂源极区在源极接触沟槽附近，其中肖特基二极管形成在源极接头和轻掺杂源极区之间的接头处。

【技术特征摘要】
2017.04.26 US 15/498,2891.一种沟槽金属-氧化物-半导体场效应晶体管(MOSFET)器件，包括：a)一个第一导电类型的衬底，衬底包括一个第一导电类型的外延层，位于相同导电类型的重掺杂硅晶圆上方；b)一个第二导电类型的本体区，形成在衬底的上方，第二导电类型与第一导电类型相反；c)一个栅极沟槽，形成在本体区和衬底中，其中栅极沟槽内衬电介质层，一个栅极电极形成在栅极沟槽中；d)一个轻掺杂源极区和一个重掺杂源极区，形成在本体区中，其中轻掺杂源极区延伸到本体区中比重掺杂源极区更深处；以及e)一个延伸到本体区的源极接头，形成在栅极沟槽附近的源极接触沟槽中，其中轻掺杂源极区在源极接触沟槽附近，其中肖特基二极管形成在源极接头和轻掺杂源极区之间的接头处。2.权利要求1所述的器件，其中轻掺杂源极区完全延伸到栅极沟槽和源极接触沟槽之间。3.权利要求1所述的器件，其中重掺杂源极区仅部分延伸到栅极沟槽和源极接触沟槽之间。4.权利要求1所述的器件，其中镇流电阻器形成在重掺杂源极区和本体区之间的轻掺杂源极区处。5.权利要求4所述的器件，其中镇流电阻器具有长度，其中通过改变重掺杂源极区的深度，可以调节镇流电阻器的长度。6.权利要求4所述的器件，其中镇流电阻器具有一个宽度，其中镇流电阻器的宽度可以通过源极接触沟槽的宽度调节。7.权利要求4所述的器件，其中镇流电阻器具有电阻值，其中电阻值可以通过轻掺杂源极区的掺杂浓度调节。8.权利要求1所述的器件，其中本体区的深度D在0.5T至0.8T之间，其中T是栅极沟槽的深度；其中轻掺杂源极区的深度d在0.25D至0.5D之间；并且其中重掺杂源极区的深度在0.25d至0.5d之间。9.权利要求1所述的器件，其中源极接触沟槽具有一个宽度，其中间距在0.5μm至1.5μm范围内。10.权利要求1所述的器件，其中轻掺杂源极区的掺杂浓度在1×1015/cm3至1×1018/cm3之间，重掺杂源极区的掺杂浓度在8×1019/cm3至8×1020/cm...

【专利技术属性】
技术研发人员：雷燮光，马督儿·博德，潘继，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：开曼群岛,KY