一种半导体器件及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法和电子装置，包括：半导体衬底；外延层，覆盖所述半导体衬底的表面，所述外延层具有第一导电类型；第一纳米线，悬空设置在所述外延层的上方；第二纳米线，悬空设置在所述外延层的上方，并与所述第一纳米线间隔设置；第一源区和第一漏区，设置在所述第一纳米线中，其中，所述第一源区具有第二导电类型，所述第一漏区具有所述第一导电类型；第二源区和第二漏区，设置在所述第二纳米线中，所述第二源区具有所述第一导电类型，所述第二漏区具有所述第二导电类型，其中，所述第一漏区和所述第二源区之间通过所述外延层电连接。

Semiconductor device and manufacturing method and electronic device thereof

The invention provides a semiconductor device and its manufacturing method and electronic device, including: a semiconductor substrate; an epitaxy layer covering the surface of the semiconductor substrate, the epitaxy layer having a first conductive type; a first nanowire, suspended above the epitaxy layer; and a second nanowire, suspended over the epitaxy layer. The first source region has a second conductive type, the first leakage region has the first conductive type, and the second source region and the second drain region are arranged in the second nanowire. The second source region has the first conductive type, and the second drain region has the second conductive type, wherein the first drain region and the second source region are electrically connected through the epitaxial layer.

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。静态随机存取存储器(StaticRandomAccessMemory，简称SRAM)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。逻辑的能量效率的任何显著改进通常需要非常低的电源电压(VDD)并同时保持低的漏电流。隧穿场效应晶体管(TFET)是未来领先晶体管的最佳选择，因为其陡峭的亚阈值摆幅(SS)的电位使得能够实现更高效的低电源电压操作。与金属-氧化物半导体场效应晶体管(MOSFET)相反，TFET基本上不局限于60mV/dec的亚阈值摆幅，因此对于工作电压范围，TFET电路可以具有较低的漏电流和较高的性能。但是如何为水平TFET设计SRAM位单元(bitcell)是一个值得思考的问题，并且关于该类设计的报导很少。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体衬底；外延层，覆盖所述半导体衬底的表面，所述外延层具有第一导电类型；第一纳米线，悬空设置在所述外延层的上方；第二纳米线，悬空设置在所述外延层的上方，并与所述第一纳米线间隔设置；第一源区和第一漏区，设置在所述第一纳米线中，其中，所述第一源区具有第二导电类型，所述第一漏区具有所述第一导电类型；第二源区和第二漏区，设置在所述第二纳米线中，所述第二源区具有所述第一导电类型，所述第二漏区具有所述第二导电类型，其中，所述第一漏区和所述第二源区之间通过所述外延层电连接。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底；外延层，覆盖所述半导体衬底的表面，所述外延层具有第一导电类型；第一纳米线，悬空设置在所述外延层的上方；第二纳米线，悬空设置在所述外延层的上方，并与所述第一纳米线间隔设置；第一源区和第一漏区，设置在所述第一纳米线中，其中，所述第一源区具有第二导电类型，所述第一漏区具有所述第一导电类型；第二源区和第二漏区，设置在所述第二纳米线中，所述第二源区具有所述第一导电类型，所述第二漏区具有所述第二导电类型，其中，所述第一漏区和所述第二源区之间通过所述外延层电连接。2.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底具有所述第二导电类型。3.如权利要求1或2所述的半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。4.如权利要求1所述的半导体器件，其特征在于，还包括：侧墙，所述侧墙设置在所述第一漏区和所述第二源区的外侧并与所述第一漏区和所述第二源区相邻接，所述侧墙具有与所述第一漏区和所述第二源区相同的导电类型，所述侧墙底部位于所述外延层的表面，以使所述第一漏区和所述第二源区之间通过所述外延层电连接。5.如权利要求1所述的半导体器件，其特征在于，还包括：第一栅极结构，设置在所述外延层的表面，横跨所述第一纳米线和所述第二纳米线，并包围部分长度的所述第一纳米线和第二纳米线。6.如权利要求5所述的半导体器件，其特征在于，在未与所述外延层电连接的所述第一源区上设置有第一接触，所述第一接触与所述第一源区电连接；在未与所述外延层电连接的所述第二漏区上设置有第二接触，所述第二接触电连接所述第二漏区；在所述第一栅极结构上设置有与所述第一栅极结构电连接的栅极接触。7.如权利要求5所述的半导体器件，其特征在于，所述第一漏区和所述第二源区位于所述第一栅极结构一侧，所述第二漏区和所述第一源区位于所述第一栅极结构的另一侧。8.如权利要求1所述的半导体器件，其特征在于，还包括：在所述第一漏区和所述第二源区的外侧还设置有第二栅极结构，所述第二栅极结构横跨所述第一纳米线；在所述第一纳米线中还设置有第三源区，所述第一漏区和所述第三源区分别位于所述第二栅极结构的两侧。9.如权利要求1所述的半导体器件，其特征在于，所述第一纳米线的数量大于或等于1，并且相邻的所述第一纳米线间隔设置。10.如权利要求1所述的半导体器件，其特征在于，所述外延层为掺杂杂质重掺杂的外延层。11.如权利要求5所述的半导体器件，其特征在于，所述第一栅极结构包围的所述第一纳米线的部分具有所述第二导电类型，所述第一栅极结构包围的所述第二纳米线的部分具有所述第一导电类型。12.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成覆盖所述半导体衬底表面的第一外延层，所述第一外延层具有第一导电类型；在所述第一外延层的上方形成悬空设置的第一纳米线和第二纳米线，所述第一纳米线和所述第二纳米线间隔设置；在所述第一纳米线中形成第一源区和第一漏区，在所述第二纳米线中形成第二源区和第二漏区，所述第一漏区和所述第二源区具有所述第一导电类型，所述第一漏区和所述第二源区具有第二导电类型，其中，所述第一漏区和所述第二源区之间通过所述第一外延层电连接。13.如权利要求12所述的制造方法，其特征在于，形成所述第一纳米线和所述第二纳米线的方法包括以下步骤：在所述第一外延层的表面上形成第二外延层；在所述第二外延层预定用于形成第一纳米线的部分内形成第一阱区，所述第一阱区具有所述第二导电类型，在所述第二外延层预定用于形...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11