通过跳帧来减小功率制造技术

本发明专利技术涉及通过跳帧来减小功率。在示例中，一种装置包括逻辑，其至少部分地包括硬件逻辑，用以从接近用以呈现来自图形流水线的输出的显示器的一个或多个检测器接收输入、确定用户不在与显示器进行交互并且响应于用户不在与显示器进行交互的确定而减小图形流水线的帧渲染速率。还公开并要求保护其他实施例。

Reduce power by frame skipping

The invention relates to power reduction by skipping frames. In an example, an apparatus includes logic, which at least partially includes hardware logic to receive input from one or more detectors close to the display used to present output from a graphics pipeline, to determine that the user is not interacting with the display, and in response to a determination that the user is not interacting with the display. Reduce the frame rendering rate of graphics pipeline. Other embodiments are also disclosed and requested.

【技术实现步骤摘要】
通过跳帧来减小功率
本公开一般地涉及电子学的领域。更具体地，一些实施例涉及用以通过跳帧来减小功率消耗的技术。
技术介绍
随着集成电路制造技术改进，制造者能够将附加功能集成到单个硅衬底上。随着功能数量增加，单个集成电路（IC）芯片上的部件数量也增加。附加部件增加附加的信号切换，继而生成更多热量和/或消耗更多功率。附加热量可能通过例如热膨胀而损坏芯片上的部件。并且，对于此类设备，例如尤其对于依靠电池功率起作用的设备，附加功率消耗可能限制使用位置和/或使用模型。因此，高效的功率管理可能对电子设备的效率、寿命、以及使用模型具有直接影响。此外，当前的并行图形数据处理包括被开发成对图形数据执行诸如例如线性插值、曲面细分、光栅化、纹理映射、深度测试等的特定操作的系统和方法。传统上，图形处理器使用固定功能计算单元来处理图形数据；然而，最近，已使图形处理器的各部分变成可编程的，使得此类处理器能够支持更多种多样的操作用于处理顶点和片段数据。为了进一步增加性能，图形处理器通常实现诸如流水线化（pipelining）之类的处理技术，所述处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程（SIMT）架构的并行图形处理器被设计成使图形流水线中的并行处理的量最大化。在SIMT架构中，并行线程的组尝试尽可能经常地一起同步地执行程序指令以增加处理效率。可以在ShaneCook的CUDA编程（CUDAProgramming）第3章页码37-51（2013年）和/或NicholasWilt的CUDA手册——对GPU编程的全面指导（CUDAHandbook,AComprehensiveGuidetoGPUProgramming）的章节2.6.2到3.1.2（2013年6月）中找到用于SIMT架构的软件和硬件的一般概述。附图说明使得可以详细地理解本专利技术的实施例的以上记载特征的方式，可以参考实施例对以上简要概括的实施例进行较具体的描述，所述实施例中的一些被图示在附图中。然而，要注意，附图仅图示典型实施例，并因此不要被认为限制其范围。图1是图示了被配置成实现本文中所描述的实施例的一个或多个方面的计算机系统的框图。图2A-2D图示了根据实施例的并行处理器部件。图3A-3B是根据实施例的图形多处理器的框图。图4A-4F图示了其中多个GPU通信地耦合至多个多核处理器的示例性架构。图5图示了根据实施例的图形处理流水线。图6A-6B是根据示例的其中可以实现通过用以跳帧来减小功率的技术的架构的框图。图7A-7B是图示了根据实施例的用以通过跳帧来减小功率的方法中的操作的流程图。图8图示了根据实施例的切换调节器的框图。图9是依照一个或多个实施例的包括流式（streaming）多处理器的系统的框图。图10图示了根据一个实施例的并行处理系统的框图。图11是根据实施例的处理系统的框图。图12是根据实施例的处理器的框图。图13是根据实施例的图形处理器的框图。图14是依照一些实施例的图形处理器的图形处理引擎的框图。图15是由附加实施例提供的图形处理器的框图。图16图示了线程执行逻辑，所述线程执行逻辑包括在一些实施例中采用的处理元件的阵列。图17是图示了根据一些实施例的图形处理器指令格式的框图。图18是根据另一实施例的图形处理器的框图。图19A-19B图示了根据一些实施例的图形处理器命令格式和命令序列。图20图示了根据一些实施例的数据处理系统的示例性图形软件架构。图21是图示了根据实施例的IP核开发系统的框图。图22是图示了根据实施例的示例性片上系统集成电路的框图。图23是图示了附加示例性图形处理器的框图。图24是图示了根据实施例的片上系统集成电路的附加示例性图形处理器的框图。具体实施方式在以下描述中，阐述了很多特定细节以便提供对各种实施例的彻底理解。然而，可以在没有特定细节的情况下实践各种实施例。在其他实例中，没有详细地描述公知的方法、过程、部件和电路以便不使特定实施例模糊。进一步，可以使用各种手段来执行实施例的各种方面，所述手段诸如集成半导体电路（“硬件”）、组织成一个或多个程序（“软件”）的计算机可读指令，或硬件和软件的某个组合。出于本公开的目的，对“逻辑”的引用将意味着硬件、软件、固件或其某个组合。可以在任何处理器（诸如GPCPU、CPU、GPU等）、图形控制器等中应用本文中所讨论的一些实施例。还公开并要求保护其他实施例。进一步地，可以在包括（例如具有一个或多个处理器核的）一个或多个处理器的计算系统中应用一些实施例，所述计算系统诸如本文中所讨论的那些，包括例如移动计算设备，例如智能电话、平板、UMPC（超级移动个人计算机）、膝上型计算机、超极本TM计算设备、可穿戴设备（诸如智能手表或智能眼镜）等。在一些实施例中，图形处理单元（GPU）通信地耦合至主机/处理器核以使图形操作、机器学习操作、模式分析操作、以及各种通用GPU（GPGPU）功能加速。GPU可通过总线或另一互连（例如，诸如PCIe或NVLink之类的高速互连）通信地耦合至主机处理器/核。在其他实施例中，GPU可被集成在与核相同的封装或芯片上，并通过内部处理器总线/互连（即，在封装或芯片内部）通信地耦合至核。不管GPU被连接的方式，处理器核都可以以工作描述符中所包含的命令/指令的序列的形式将工作分配给GPU。GPU然后使用专用电路/逻辑以用于高效地处理这些命令/指令。在以下描述中，阐述了很多特定细节来提供更彻底的理解。然而，将对本领域技术人员显而易见的是，可以在没有这些特定细节中的一个或多个的情况下实践本文中所描述的实施例。在其他实例中，没有描述公知的特征以避免使本专利技术的实施例的细节模糊。系统概述图1是图示了被配置成实现本文中所描述的实施例的一个或多个方面的计算系统100的框图。计算系统100包括处理子系统101，所述处理子系统101具有经由互连路径进行通信的一个或多个处理器102和系统存储器104，所述互连路径可以包括存储器中枢105。存储器中枢105可以是芯片组部件内的单独的部件，或者可以集成在所述一个或多个处理器102内。存储器中枢105经由通信链路106与I/O子系统111耦合。I/O子系统111包括I/O中枢107，所述I/O中枢107可以使得计算系统100能够从一个或多个输入设备108接收输入。另外，I/O中枢107可以使得显示控制器能够向一个或多个显示设备110A提供输出，所述显示控制器可以被包括在所述一个或多个处理器102中。在一个实施例中，与I/O中枢107耦合的所述一个或多个显示设备110A可以包括本地的、内部的或嵌入式的显示设备。在一个实施例中，处理子系统101包括一个或多个并行处理器112，所述一个或多个并行处理器112经由总线或其他通信链路113耦合至存储器中枢105。通信链路113可以是任何数量的基于标准的通信链路技术或协议（诸如但不限于PCIExpress）中的一个，或者可以是供应方特定的通信接口或通信结构。在一个实施例中，所述一个或多个并行处理器112形成计算集中的并行或向量处理系统，所述系统包括大量处理核和/或处理集群，诸如集成众核（MIC）处理器。在一个实施例中，所述一个或多个并行处理器112形成图形处理子系统，所述图形处理子本文档来自技高网...

【技术保护点】
1.一种装置，包括：逻辑，其至少部分地包括硬件逻辑，用以：从接近用以呈现来自图形流水线的输出的显示器的一个或多个检测器接收输入；确定用户不在与所述显示器进行交互，并且响应于所述用户不在与所述显示器进行交互的确定而：减小所述图形流水线的帧渲染速率。

【技术特征摘要】
2017.04.24 US 15/4959561.一种装置，包括：逻辑，其至少部分地包括硬件逻辑，用以：从接近用以呈现来自图形流水线的输出的显示器的一个或多个检测器接收输入；确定用户不在与所述显示器进行交互，并且响应于所述用户不在与所述显示器进行交互的确定而：减小所述图形流水线的帧渲染速率。2.根据权利要求1所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：从接近传感器接收逼近被耦合到控制器的电子设备的对象不在预定距离内的指示，并且响应于所述指示而减小所述图形流水线的帧渲染速率。3.根据权利要求1所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：从接近传感器接收逼近被耦合到控制器的电子设备的对象在预定距离内的指示，并且响应于所述指示而激活所述电子设备上的相机。4.根据权利要求3所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：确定到所述相机的图像输入是否是人类，并且响应于所述图像输入不是人类的确定而减小所述图形流水线的帧渲染速率。5.根据权利要求4所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：将来自所述相机的图像数据转换成直方图；以及将所述直方图与本地存储器中的预配置的直方图数据进行比较。6.根据权利要求3所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：确定到所述相机的图像输入是否是人类，并且响应于所述图像是人类的确定而：激活至少一个面部识别模块。7.根据权利要求6所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：将来自所述相机的图像数据转换成直方图；以及将所述直方图与本地存储器中的预配置的直方图数据进行比较。8.根据权利要求5所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：确定到所述相机的图像输入是否是与所述显示器进行交互的面部，并且响应于所述图像不是与所述显示器进行交互的面部的确定而：减小所述图形流水线的帧渲染速率。9.根据权利要求5所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：确定到所述相机的图像输入是否是与所述显示器进行交互的面部，并且响应于所述图像是与所述显示器进行交互的面部的确定而：维持所述图形流水线的全帧渲染速率。10.根据权利要求5所述的装置，进一步包括逻辑，其至少部分地包括硬件逻辑，用以：确定到所述相机的图像输入是否是被授权用户的面部，并且响应于所述图像不是被授权用户的面部的确定而：终止所述图形流水线的帧渲染速率。11.一...

【专利技术属性】
技术研发人员：N卡伯拉索斯，B温布，J马斯特罗纳德，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US