基于软件提示的绕过误差校正码（ECC）处理制造技术

方法和设备涉及用于避免对低温高速缓存进行高速缓存查找的技术。在示例中，一种设备包括至少部分地包括硬件逻辑在内的逻辑，所述逻辑用于：从应用程序接收元数据，其中，所述元数据指示一个或多个处理操作，所述处理操作可以顺应从存储器进行读取操作时的预定水平的位误差；从所述元数据中确定可接受误差校正码绕过的像素数据；以及产生一个或多个误差校正码绕过提示以用于对可接受误差校正码绕过的所述像素数据的随后高速缓存访问；以及将所述一个或多个误差校正码绕过提示传输到图形处理流水线。还公开并要求保护其他实施例。

Error correction code (ECC) processing based on software prompts

The methods and devices relate to techniques for avoiding cache lookups on cryogenic caches. In an example, a device includes at least a portion of logic including hardware logic for receiving metadata from an application, in which the metadata indicates one or more processing operations that can conform to a predetermined level of bit error when reading from memory; and The metadata determines the pixel data bypassed by the acceptable error correction code; generates one or more error correction codes bypassing hints for subsequent cache access to the pixel data bypassed by the acceptable error correction code; and transmits the one or more error correction codes bypassing hints to the graphics processing stream. Water line. Other embodiments are also disclosed and requested.

【技术实现步骤摘要】
基于软件提示的绕过误差校正码(ECC)处理
本公开总体上涉及电子设备领域。更具体地，一些实施例涉及用于基于软件提示绕过(bypass)误差校正码(ECC)处理的技术。
技术介绍
随着集成电路制造技术的改进，制造者能够将附加功能集成到单个硅衬底上。随着功能数量的增加，单个集成电路(IC)芯片上的部件数量也在增加。附加部件增加附加的信号切换，进而生成更多热量和/或消耗更多功率。附加热量可通过例如热膨胀而损坏芯片上的部件。并且，附加功率消耗可限制这种设备(例如，尤其对于依赖于电池功率起作用的设备)的使用位置和/或使用模型。因此，高效的功率管理可具有对电子设备的效率、寿命、以及使用模型的直接影响。此外，当前的并行图形数据处理包括开发用于对图形数据执行诸如线性插值、曲面细分、栅格化、纹理映射、深度测试等特定操作的系统和方法。传统上，图形处理器使用固定功能计算单元来处理图形数据。然而，最近，已使图形处理器的各部分变成可编程的，使得这些处理器能够支持更广泛的操作来处理顶点和片段数据。为了进一步提高性能，图形处理器通常实现诸如流水线操作的处理技术，这些处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计为使图形流水线中的并行处理量最大化。在SIMT架构中，并行线程组尝试尽可能经常地同步执行程序指令以提高处理效率。有关SIMT架构的软件和硬件的一般概述可见于谢恩·库克的《CUDA编程》第3章第37-51页(2013年)(ShaneCook,CUDAProgramming,Chapter3,pages37-51(2013))和/或尼古拉斯·威尔特的CUDA手册《对GPU编程的全面指导》，章节2.6.2到3.1.2(2013年6月)(NicholasWilt,CUDAHandbook,AComprehensiveGuidetoGPUProgramming,Sections2.6.2to3.1.2(June2013))。附图说明为了以能够详细理解本实施例的以上记载特征的方式，可以通过参考实施例来对以上简要概括的实施例进行更具体的描述，这些实施例中的一些在所附附图中被示出。然而，应当注意，所附附图仅示出典型实施例，并因此不应被认为是对其范围的限制。图1是展示了被配置成实现本文所述的实施例的一个或多个方面的计算机系统的框图；图2A至图2D展示了根据实施例的并行处理器部件；图3A至图3B是根据实施例的图形多处理器的框图；图4A至图4F展示了其中多个GPU通信地耦合至多个多核处理器的示例性架构；图5展示了根据实施例的图形处理流水线；图6至图7A是流程图，展示了根据实施例的用于基于软件提示绕过误差校正码(ECC)处理的方法中的操作。图7B是根据实施例的用于基于软件提示绕过误差校正码(ECC)处理的方法中的数据流的示意性框图。图8示出了根据实施例的切换调节器的框图。图9是根据一个或多个实施例的包括流式(streaming)多处理器的系统的框图。图10示出了根据一个实施例的并行处理系统的框图。图11是根据实施例的处理系统的框图。图12是根据实施例的处理器的框图；图13是根据实施例的图形处理器的框图；图14是根据一些实施例的图形处理器的图形处理引擎的框图；图15是由附加实施例提供的图形处理器的框图；图16展示了线程执行逻辑，所述线程执行逻辑包括在一些实施例中采用的处理元件阵列；图17是展示了根据一些实施例的图形处理器指令格式的框图；图18是根据另一个实施例的图形处理器的框图；图19A至图19B展示了根据一些实施例的图形处理器命令格式和命令序列；图20展示了根据一些实施例的数据处理系统的示例性图形软件架构；图21是展示了根据实施例的IP核开发系统的框图；图22是展示了根据实施例的示例性芯片上系统集成电路的框图；图23是展示了附加示例性图形处理器的框图；以及图24是展示了根据实施例的芯片上系统集成电路的附加示例性图形处理器的框图。具体实施方式在下面的描述中，阐述了很多特定细节以提供对各实施例的全面理解。然而，在没有这些特定细节的情况下，也可实践各实施例。在其他实例中，未详细描述公知的方法、过程、部件和电路以不使特定实施例变得模糊。此外，诸实施例的各方面可使用各种手段来执行，诸如集成半导体电路(“硬件”)、组织成一个或多个程序的计算机可读指令(“软件”)或硬件与软件的某种组合。出于本公开的目的，对“逻辑”的引用应该表示硬件、软件、固件或其某种组合的意思。可在任何处理器(诸如，GPCPU、CPU、GPU等)、图形控制器等中应用本文中所讨论的一些实施例。还公开并要求保护其他实施例。进一步地，可在包括一个或多个处理器(例如，具有一个或多个处理器核)的计算系统中应用一些实施例，这些计算系统诸如本文中所讨论的那些，包括例如移动计算设备，例如智能电话、平板、UMPC(超级移动个人计算机)、膝上型计算机、超极本TM计算设备、可穿戴设备(诸如智能手表、智能眼镜)等等。在一些实施例中，图形处理单元(GPU)被可通信地耦合到主机/处理器核以加速图形操作、机器学习操作、模式分析操作、以及各种通用GPU(GPGPU)功能。GPU可通过总线或另一互连(例如，诸如PCIe或NVLink之类的高速互连)被可通信地耦合到主机处理器/核。在其他实施例中，GPU可被集成在与核相同的封装或芯片上，并通过内部处理器总线/互连(即，在封装或芯片的内部)被可通信地耦合到核。不管GPU被连接的方式，处理器核可以以工作描述符中所包含的命令/指令的序列的形式将工作分配给GPU。GPU随后使用专用电路/逻辑以用于高效地处理这些命令/指令。在以下描述中，阐述了很多特定细节来提供更全面的理解。然而，将对本领域技术人员显而易见的是，没有这些特定细节中的一个或多个，也可实践本文中所描述的实施例。在其他实例中，未描述公知的特征以避免使本实施例的细节变得模糊。系统概述图1是展示了被配置成实现本文所述的实施例的一个或多个方面的计算机系统100的框图。计算系统100包括处理子系统101，所述处理子系统具有一个或多个处理器102和系统存储器104，所述一个或多个处理器和所述系统存储器经由互连路径进行通信，所述互连路径可以包括存储器中枢105。存储器中枢105可以是芯片组部件内的单独的部件，也可以集成在一个或多个处理器102内。存储器中枢105经由通信链路106与I/O子系统111耦合。I/O子系统111包括I/O中枢107，所述I/O中枢可以使得计算系统100能够从一个或多个输入设备108接收输入。另外，I/O中枢107可以使得显示控制器(所述显示控制器可以被包括在一个或多个处理器102中)能够向一个或多个显示设备110A提供输出。在一个实施例中，与I/O中枢107耦合的一个或多个显示设备110A可以包括本地显示设备、内部显示设备或嵌入式显示设备。在一个实施例中，处理子系统101包括一个或多个并行处理器112，所述一个或多个并行处理器经由总线或其他通信链路113耦合至存储器中枢105。通信链路113可以是任意数量的基于标准的通信链路技术或协议(诸如但不限于PCIExpress)中的一个，也可以是供应方特定的通信接口或通信结构。在一本文档来自技高网...

【技术保护点】
1.一种设备，包括：至少部分地包括硬件逻辑在内的逻辑，所述逻辑用于：从应用程序接收元数据，其中，所述元数据指示一个或多个处理操作，所述处理操作能够顺应从存储器进行读取操作时的预定水平的位误差；从所述元数据中确定可接受误差校正码绕过的像素数据；以及产生一个或多个误差校正码绕过提示以用于对可接受误差校正码绕过的所述像素数据的随后高速缓存访问；以及将所述一个或多个误差校正码绕过提示传输到图形处理流水线。

【技术特征摘要】
2017.04.17 US 15/489,0411.一种设备，包括：至少部分地包括硬件逻辑在内的逻辑，所述逻辑用于：从应用程序接收元数据，其中，所述元数据指示一个或多个处理操作，所述处理操作能够顺应从存储器进行读取操作时的预定水平的位误差；从所述元数据中确定可接受误差校正码绕过的像素数据；以及产生一个或多个误差校正码绕过提示以用于对可接受误差校正码绕过的所述像素数据的随后高速缓存访问；以及将所述一个或多个误差校正码绕过提示传输到图形处理流水线。2.如权利要求1所述的设备，其中，所述处理操作包括纹理化操作或着色操作中的至少一项。3.如权利要求1所述的设备，进一步包括至少部分地包括硬件逻辑在内的逻辑，该逻辑用于：在所述图形处理流水线中接收帧；以及发起对所述帧的图形处理操作。4.如权利要求3所述的设备，进一步包括至少部分地包括硬件逻辑在内的逻辑，该逻辑用于：在所述图形处理流水线中接收所述一个或多个误差校正码绕过提示。5.如权利要求4所述的设备，进一步包括至少部分地包括硬件逻辑在内的逻辑，该逻辑用于：从高速缓存存储器中检取图形处理数据。6.如权利要求5所述的设备，进一步包括至少部分地包括硬件逻辑在内的逻辑，该逻辑用于：当所述误差校正码绕过提示指示绕过误差校正码逻辑对于从所述高速缓存存储器中检取到的所述图形处理数据来说是可接受时，绕过所述误差校正码逻辑。7.如权利要求5所述的设备，进一步包括至少部分地包括硬件逻辑在内的逻辑，该逻辑用于：当所述误差校正码绕过提示指示绕过误差校正码逻辑对于从所述高速缓存存储器中检取到的所述图形处理数据来说是不可接受时，应用所述误差校正码逻辑。8.一种电子装置，包括：处理器，具有一个或多个处理器核；至少部分地包括硬件逻辑在内的逻辑，所述逻辑用于：从应用程序接收元数据，其中，所述元数据指示一个或多个处理操作，所述处理操作能够顺应从存储器进行读取操作时的预定水平的位误差；从所述元数据中确定可接受误差校正码绕过的像素数据；以及产生一个或多个误差校正码绕过提示以用于对可接受误差校正码绕过的所述像素数据的随后高速缓存访问；以及将所述一个或多个误差校正码绕过提示传输到图形处理流水线。9.如权利...

【专利技术属性】
技术研发人员：A·考克，A·R·阿普，K·C·维尔纳普，J·雷，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US