In an example, a device includes: at least one execution platform; and logic, at least part of which includes hardware logic, to receive trained neural network models in the model optimizer and convert the trained neural network models into optimization models, including parameters suitable for at least one execution platform. Other embodiments are also disclosed and requested.
【技术实现步骤摘要】
硬件IP优化卷积神经网络
实施例一般地涉及数据处理，并且更具体地涉及经由通用图形处理单元的机器学习处理。
技术介绍
机器学习已经在解决许多种任务上获得成功。在训练和使用机器学习算法（例如，神经网络）时产生的计算自然地有助于高效的并行实现。因此，诸如通用图形处理单元（GPGPU）之类的并行处理器在深度神经网络的实际实现中发挥了重要作用。具有单指令多线程（SIMT）架构的并行图形处理器被设计成使图形流水线中的并行处理的量最大化。在SIMT架构中，并行线程的组尝试尽可能经常地一起同步执行程序指令以增加处理效率。并行机器学习算法实现所提供的效率允许对高容量网络的使用并且使得那些网络能够被关于较大数据集进行训练。附图说明使得可以详细地理解本专利技术的实施例的以上记载特征的方式，可以参考实施例对以上简要概括的实施例进行较具体的描述，所述实施例中的一些被图示在附图中。然而，要注意，附图仅图示典型实施例，并因此不要被认为限制其范围。图1是图示了被配置成实现本文中所描述的实施例的一个或多个方面的计算机系统的框图。图2A-2D图示了根据实施例的并行处理器部件。图3A-3B是根据实施例...
【技术保护点】
1.一种装置，包括：至少一个执行平台；以及 逻辑，至少部分包括硬件逻辑，以：在模型优化器中接收经训练的神经网络模型；以及将所述经训练的神经网络模型转换成优化模型，其包括适合所述至少一个执行平台的参数。
【技术特征摘要】
2017.04.24 US 15/4948611.一种装置，包括：至少一个执行平台；以及逻辑，至少部分包括硬件逻辑，以：在模型优化器中接收经训练的神经网络模型；以及将所述经训练的神经网络模型转换成优化模型，其包括适合所述至少一个执行平台的参数。2.如权利要求1所述的装置，其中，所述模型优化器包括：浮点量化器模块；模型压缩器模块；以及模型分析模块。3.如权利要求2所述的装置，还包括：干扰引擎，通信地耦合到所述模型优化器。4.如权利要求3所述的装置，其中，所述模型优化器包括逻辑，至少部分包括硬件逻辑，以：生成用于输入到干扰引擎的部署读模块。5.如权利要求3所述的装置，其中，所述干扰引擎包括：用于神经网络的至少一个数学内核库；以及开放VX机。6.如权利要求5所述的装置，其中：应用逻辑模块将实时验证数据转发到所述干扰引擎。7.如权利要求1所述的装置，还包括逻辑，至少部分包括硬件逻辑，以：从所述神经网络模型中修剪一个或多个节点。8.如权利要求1所述的装置，还包括逻辑，至少部分包括硬件逻辑，以：重排序所述经训练的神经网络模型中的一个或多个操作。9.如权利要求1所述的装置，其中，所述执行平台包括多个执行单元。10.如权利要求9所述的装置，其中，所述多个执行单元处于单个集成电路...
【专利技术属性】
技术研发人员：A布莱魏斯，M贝哈尔，J苏巴格，G莱博维奇，G雅各布，L费维舍夫斯基，I本阿里，Y费斯，T施瓦茨，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。