移位寄存器单元、栅线驱动电路及其驱动方法技术

公开了一种移位寄存器单元、栅线驱动电路及其驱动方法，其中该移位寄存器单元包括：输入子电路，被配置将信号输入端接收的触发信号提供给上拉节点；输出子电路，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；复位子电路，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及输入选择子电路，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。根据本公开的移位寄存器单元、栅线驱动电路及其驱动方法，可以针对各种反转模式，在驱动对应的栅线的同时，对其它栅线进行预充电。

【技术实现步骤摘要】
移位寄存器单元、栅线驱动电路及其驱动方法
本公开涉及显示
，具体涉及一种移位寄存器单元、包括多级移位寄存器的栅线驱动电路及其驱动方法。
技术介绍
在包括像素阵列的液晶显示面板的显示过程中，利用栅线驱动电路产生驱动显示面板上的像素的栅线电压。通过栅线驱动电路输出栅线电压，逐行扫描各像素。近几年随着非晶硅薄膜工艺的不断提高，可以将栅线驱动电路集成在薄膜晶体管阵列基板上构成GOA(GatedriverOnArray)而对栅线进行驱动。采用GOA驱动，将GOA单元直接制成在液晶面板上，可以简化工艺，降低了成本，而且容易实现窄边框。通常，可以采用由多级移位寄存器单元构成的GOA为像素阵列的各行栅线提供开关信号，从而控制多行栅线依序打开，并由数据线向像素阵列中对应行的像素输入显示数据信号，以形成显示图像的各灰阶所需要的灰度电压，进而显示每一帧图像。在GOA栅线驱动电路中，每一级GOA单元将扫描信号依次传递给下一GOA单元，从而逐行驱动对应连接的栅线，使得能够利用数据线完成对像素单元的数据信号的输入。为保证GOA单元中上拉节点的电位有足够的上升时间，在设计时会使上拉时间超出一行栅线充电所需要的时间。同时，为了满足目前产品高分辨率的要求，使行与行之间开启存在重叠，以便在开启一条栅线的同时，可以对后面行栅线上的像素进行预充电。目前显示面板存在多种反转方式，例如，列反转，1dot反转、2dot反转、1+2dot反转等等。已知的GOA栅线驱动电路一般只能针对一种反转方式来对像素进行预充电，如果显示面板的反转方式发生改变，则不可能针对新的反转方式实现预充电效果。因此，很有可能会造成不同行的充电效果差异，出现横纹等不良现象，降低了显示画面的品质。
技术实现思路
为此，本公开提出了一种移位寄存器单元、包括多级移位寄存器单元的栅线驱动电路及其驱动方法。根据本公开的一方面，提供了一种移位寄存器单元，其包括：输入子电路，连接在信号输入端和上拉节点之间，被配置将信号输入端接收的触发信号提供给上拉节点；输出子电路，连接在上拉节点、信号输出端和第一时钟信号端之间，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；复位子电路，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及输入选择子电路，其输入端连接到第一触发信号端、第二触发信号端和第一触发信号端，其输出端连接到移位寄存器单元的信号输入端，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。根据本公开的另一方面，还提供了一种栅线驱动电路，包括M级如上所述的移位寄存器单元，其中每一级移位寄存器单元的信号输出端连接一条栅线，并且被配置为驱动对应栅线的扫描移位寄存器单元；第m级扫描移位寄存器单元的信号输出端连接到第m+1级、第m+3级和第m+5级扫描移位寄存器单元的输入选择子电路。根据本公开的又一方面，还提供了一种应用于上述的栅线驱动电路的驱动方法，包括：在第一反转模式下，向第一控制线和第二控制线输入第一电平，而向第三控制线输入第二电平，使得各级扫描GOA单元选择第一触发信号和第二触发信号；其中，在第k级扫描GOA单元向与之连接的第k条栅线输出扫描信号的同时，第k+2级扫描GOA单元向与之连接的第k+2条栅线进行预充电。在根据本公开提出的移位寄存器单元、栅线驱动电路及其驱动方法中，可以通过相应的控制线对各级扫描GOA单元中设置的输入选择子电路进行控制，从而选择向其信号输入端提供的触发信号，从而可以增加扫描各级GOA单元在一帧中输出的脉冲信号数量，以便针对各种反转模式，在驱动对应的栅线的同时，对其它栅线进行预充电。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。图1示出了根据本公开实施例的一种移位寄存器单元的框图；图2示出了根据本公开实施例的一种移位寄存器单元的具体电路结构；图3示出了根据本公开实施例的一种可用于图2所示的移位寄存器单元的信号时序；图4示出了根据本公开实施例的一种包括多级上述的移位寄存器单元的栅线驱动电路的示意性结构；图5示出了根据本公开实施例的栅线驱动电路中包括的各级哑移位寄存器单元的具体电路结构；图6A-6B分别示意性示出了在显示面板采用1dot反转方式的情况下、各像素极性变化和根据本公开实施例的栅线驱动电路相应采用的信号时序；图7A-7B分别示意性示出了在显示面板采用2dot反转方式的情况下、各像素极性变化和根据本公开实施例的栅线驱动电路相应采用的信号时序；图8示出了根据本公开实施例的一种应用于图4所示的栅线驱动电路的方法的示意性流程；以及图9示出了根据本公开实施例的另一种应用于图4所示的栅线驱动电路的方法的示意性流程。具体实施方式下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，也属于本公开保护的范围。图1示出了根据本公开实施例的一种移位寄存器单元的框图。如图1所示，该移位寄存器单元包括：输入子电路101，连接在信号输入端INPUT和上拉节点PU之间，被配置将信号输入端接收的触发信号提供给上拉节点；输出子电路102，连接在上拉节点、信号输出端和第一时钟信号端CLK1之间，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；复位子电路103，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及输入选择子电路104，其输入端连接到第一触发信号端TRG1、第二触发信号端TRG2和第一触发信号端TRG3，其输出端连接到移位寄存器单元的信号输入端INPUT，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。可选地，如图1所示，上述移位寄存器单元还包括：下拉节点控制子电路105，连接到上拉节点、下拉节点PD和第二时钟信号端CLK2，被配置为根据第二时钟信号端提供的时钟信号以及上拉节点的电平来控制下拉节点的电平。可选地，如图1所示，上述移位寄存器单元还包括：下拉子电路106，连接到下拉节点、上拉节点和信号输出端，被配置为根据下拉节点的电平对上拉节点和信号输出端进行下拉。可选地，如图1所示，上述移位寄存器单元还包括：辅助控制子电路107，连接到上拉节点、信号输出端和第二时钟信号端，被配置为根据第二时钟信号端提供的时钟信号来辅助控制上拉节点和信号输出端的电平。根据本公开的上述移位寄存器单元，可以通过输入选择子电路来选择向其信号输入端提供的触发信号，从而可以增加移位寄存器单元在一帧中输出的脉冲信号数量，以便针对各种反转模式，在驱动对应的栅线的同时，对其它栅线进行预充电。图2示出了根据本公开实施例的一种移位寄存器单元的具体电路结构。如图2所示，可选地，输入子电路101包括：输入晶体管M1，其控制极和第一极连接到信号输入端INPUT，第二极连接到上拉节点PU。可选地，如图2所本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，包括：输入子电路(101)，连接信号输入端和上拉节点(PU)之间，被配置将信号输入端接收的触发信号提供给上拉节点；输出子电路(102)，连接在上拉节点、信号输出端和第一时钟信号端(CLK1)之间，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；复位子电路(103)，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及输入选择子电路(104)，其输入端连接到第一触发信号端、第二触发信号端和第三触发信号端，其输出端连接到移位寄存器单元的信号输入端，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。

【技术特征摘要】
1.一种移位寄存器单元，包括：输入子电路(101)，连接信号输入端和上拉节点(PU)之间，被配置将信号输入端接收的触发信号提供给上拉节点；输出子电路(102)，连接在上拉节点、信号输出端和第一时钟信号端(CLK1)之间，被配置为在上拉节点的控制下，向信号输出端输出第一时钟信号端提供的脉冲信号作为扫描栅线的驱动信号；复位子电路(103)，连接在复位端、上拉节点和信号输出端之间，被配置为在复位端的控制下，对上拉节点和信号输出端进行复位；以及输入选择子电路(104)，其输入端连接到第一触发信号端、第二触发信号端和第三触发信号端，其输出端连接到移位寄存器单元的信号输入端，被配置为根据第一控制端至第三控制端的电平来选择向信号输入端提供的触发信号。2.根据权利要求1所述的移位寄存器单元，还包括：下拉节点控制子电路(105)，连接到上拉节点、下拉节点(PD)和第二时钟信号端(CLK2)，被配置为根据第二时钟信号端提供的时钟信号以及上拉节点的电平，来控制下拉节点的电平。3.根据权利要求1所述的移位寄存器单元，还包括：下拉子电路(106)，连接到下拉节点、上拉节点和信号输出端，被配置为根据下拉节点的电平对上拉节点和信号输出端进行下拉。4.根据权利要求1所述的移位寄存器单元，还包括：辅助控制子电路(107)，连接到上拉节点、信号输出端和第二时钟信号端，被配置为根据第二时钟信号端提供的时钟信号来辅助控制上拉节点和信号输出端的电平。5.根据权利要求1-4任一项所述的移位寄存器单元，其中，输入子电路(101)包括：输入晶体管(M1)，其控制极和第一极连接到信号输入端，第二极连接到上拉节点；输出子电路(102)包括：输出晶体管(M3)，其控制极连接到上拉节点，第一极连接到第一时钟信号端，第二极连接到信号输出端；以及电容(C1)，其第一端连接到上拉节点，第二端连接到信号输出端；以及复位子电路(103)包括：第一复位晶体管(M2)，其控制极连接到复位端，第一极连接到上拉节点，第二极连接到第一电源端；以及第二复位晶体管(M4)，其控制极连接到复位端，第一极连接到信号输出端，第二极连接到第一电源端。6.根据权利要求1-4任一项所述的移位寄存器单元，其中，输入选择子电路(104)包括：第一选择晶体管(M14)，其控制极连接到第一控制端，第一极连接到第一触发信号端，第二极连接到输入选择子电路的输出端；第二选择晶体管(M15)，其控制极连接到第二控制端，第一极连接到第二触发信号端，第二极连接到第一选择晶体管的第二极；以及第三选择晶体管(M16)，其控制极连接到第三控制端，第一极连接到第三触发信号端，第二极连接到第一选择晶体管的第二极。7.根据权利要求2所述的移位寄存器单元，其中，下拉节点控制子电路(105)包括：第一下拉控制晶体管(M9)，其控制极和第一极连接到第二时钟信号端，第二极连接到下拉控制节点(PD_CN)；第二下拉控制晶体管(M5)，其控制极连接到下拉控制节点(PD_CN)，第一极连接到第一下拉控制晶...

【专利技术属性】
技术研发人员：赵剑，李鹏，李环宇，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11