【技术实现步骤摘要】
一种优化PCB高速链路阻抗连续性的方法
本专利技术涉及服务器
，尤其涉及一种优化PCB高速链路阻抗连续性的方法。
技术介绍
在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。在服务器系统高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性较差，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败。现有技术中，在高速链路设计中，针对电容处的阻抗不连续特性，多数工程师会从电容本身的特性入手，通过挖空电容pad的参考平面已降低其容性，进而提高阻抗，减小阻抗不连续。虽然上述设计思想能够有效提高电容处的阻抗，减小阻抗不连续性，但挖空电容pad参考层会降低参考平面的完整性，影响电流的流向分布，可能会引起电源完整性问题。此...
【技术保护点】
1.一种优化PCB高速链路阻抗连续性的方法，其特征在于，所述PCB高速链路包括主板和接收卡，所述主板与接收卡通过连接器连接，所述主板包括发射端与电容，所述接收卡包括接收端；所述方法包括以下步骤：调整电容位置，并针对电容不同位置进行时域反射计仿真；根据仿真结果对比电容不同位置下，所述PCB高速链路阻抗、损耗特性情况；根据对比结果，确定电容最佳位置。
【技术特征摘要】
1.一种优化PCB高速链路阻抗连续性的方法，其特征在于，所述PCB高速链路包括主板和接收卡，所述主板与接收卡通过连接器连接，所述主板包括发射端与电容，所述接收卡包括接收端；所述方法包括以下步骤：调整电容位置，并针对电容不同位置进行时域反射计仿真；根据仿真结果对比电容不同位置下，所述PCB高速链路阻抗、损耗特性情况；根据对比结果，确定电容最佳位置。2.根据权利要求1所述的优化PCB高速链路阻抗连续性的方法，其特征在于，所述调整电容位置具体为...
【专利技术属性】
技术研发人员：荣世立，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。