一种解决VR时序测试PG信号不单调的方法与系统技术方案

本发明专利技术提供了一种解决VR时序测试PG信号不单调的方法与系统，包括：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。本发明专利技术通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求，解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求。

A method and system to solve VR timing test PG signal not monotonous

The invention provides a method and system for solving the non-monotonic problem of VR timing PG signal testing, including: S1, board card power off, and 3.3V_LDO pull-up resistance removed; S2, selected resistance value and the same pull-up resistance of 3.3V_LDO welded on the 3.3V pull-up resistance; S3, using four single-ended probe connecting chip EN6382QI. PINVCC, EN, POWERGOOD, VOUT 4 signals; S4, after power on the measurement of the timing waveform; S5, through the timing waveform test whether to meet the monotonicity requirements. By removing the pull-up resistance of 3.3V_LDO and welding the resistance of 4.7Kohm on the pull-up resistance of 3.3V during the VR timing test using EN6382QI chip, and checking whether it meets the monotonicity requirement through the timing waveform, the present invention solves the VR problem of server board card in the prior art when using EN6382QI chip for VR. The PG signal is not monotonic in the process of sequence testing, so the signal meets the requirement of smooth and monotonic power-on sequence.

【技术实现步骤摘要】
一种解决VR时序测试PG信号不单调的方法与系统
本专利技术涉及服务器板卡
，特别是一种解决VR时序测试PG信号不单调的方法与系统。
技术介绍
服务器板卡在开发过程中，需要进行一系列严格的测试，来验证其各项指标是否符合设计要求。现在服务器功能越来越多，板卡设计也越来越复杂。由于服务器工作时的特殊性。必须保证PG信号波形上升、下降过程中平滑、单调，不允许出现上冲、下限等不单调的情况。为了保证波形真的平滑，单调，我们需要对服务器板卡进行时序测试。进行VR时序测试时，需要将IC的VIN、EN、PG、VOUT4个信号通过焊接飞线引出来，然后采用4个单端探棒连接这4组信号。上电时，将示波器设置为VOUT信号上升沿触发，主板上电抓取4路信号波形。然后将示波器设置为VOUT信号下降沿触发，关机抓取4路信号波形。现有电路测试PG时信号在电压输入信号VIN起电之前已经有1V左右的电压，在3.3V输入电压VIN上电之后1V电压瞬间降为零点，然后再重新上电，并且上电电压比较缓慢，不符合上电时序要平滑、单调的要求。
技术实现思路
本专利技术的目的是提供一种解决VR时序测试PG信号不单调的方法与系统，旨在解决现有技术中服务器板卡在进行VR时序测试时PG信号不单调的问题，实现信号满足上电时序平滑单调的要求。为达到上述技术目的，本专利技术提供了一种解决VR时序测试PG信号不单调的方法，包括以下步骤：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PINVCC、EN、POWERGOOD、VOUT4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。优选地，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。优选地，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。优选地，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。本专利技术还提供了一种解决VR时序测试PG信号不单调的系统，所述系统包括：电阻删除模块，用于板卡断电，并且将3.3V_LDO的上拉电阻去掉；电阻新增模块，用于选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；信号连接模块，用于采用4个单端探棒连接芯片EN6382QI的PINVCC、EN、POWERGOOD、VOUT4个信号；波形量测模块，用于上电后量测时序波形；单调性检验模块，用于通过时序波形检验是否满足单调性要求。优选地，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。优选地，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。优选地，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是专利技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：与现有技术相比，本专利技术通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求。解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求，保证PG信号波形上升、下降过程中平滑、单调，不出现上冲、下限等不单调的情况。附图说明图1为本专利技术实施例中所提供的一种解决VR时序测试PG信号不单调的方法流程图；图2为本专利技术实施例中所提供的一种Rework之前的PG跳变不单调的时序波形图；图3为本专利技术实施例中所提供的一种Rework之后的PG光滑单调时序波形图；图4为本专利技术实施例中所提供的一种解决VR时序测试PG信号不单调的系统结构框图。具体实施方式为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本专利技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本专利技术。下面结合附图对本专利技术实施例所提供的一种解决VR时序测试PG信号不单调的方法与系统进行详细说明。如图1所示，本专利技术实施例公开了一种解决VR时序测试PG信号不单调的方法，包括以下步骤：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PINVCC、EN、POWERGOOD、VOUT4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。1.2V_DDR使用的芯片是EN6382QI，PG测试端电阻R111的输出电平通过上拉电阻R743连接在芯片ES1030QI的PGPIN脚上，PG连接在建立时间比较早的3.3_LDO上面。如图2所示，在电路改变之前PG跳变不单调的时序波形图中，上述连接方式导致在3.3V输入电压VIN还没开始上升的时候，PG信号就先一步上升到1V左右，在3.3V输入电压VIN开始上升的时候，因为芯片内部的工作机制，PG信号迅速被拉低，然后从零点开始上升。通过分析可得，将3.3V_LDO的上拉电阻(4.7Kohm)去掉，然后连接3.3V的上拉电阻，电阻大小为4.7Kohm，使芯片EN6382QI的PG信号从原来的由3.3V_LDO拉高，变成由3.3V直接控制。如此可以保证PG信号上电在3.3V输入电压VIN之后。PG信号就不会先与3.3V输入电压被拉高1V左右，保证VR时序测试过程中PG信号平滑、光滑的上升。在芯片EN6382QI的PINVCC、EN、POWERGOOD、VOUT4个信号上通过焊接飞线引出来，然后采用4个单端探棒连接这4组信号，确认板卡没有短路、断路，上电后量测时序波形，通过时序波形检验是否满足单调性要求。如图3所示，在电路重新设计之后，可有效解决使用芯片EN6382QIVR时序测试过程中PG信号因为由上升电压比较早的3.3V_LDO上拉引起的信号不单调问题。本专利技术实施例通过在使用芯片EN6382QI进行VR时序测试过程中，将3.3V_LDO的上拉电阻去掉，并选取4.7Kohm的电阻焊接在3.3V的上拉电阻上，并通过时序波形查看其是否满足单调性要求。解决了现有技术中服务器板卡在使用芯片EN6382QI进行VR时序测试过程中PG信号不单调的问题，实现信号满足上电时序平滑单调的要求，保证PG信号波形上升、下降过程中平滑、单调，不出现上冲、下限等不单调的情况。如图4所示，本专利技术实施例还公开了一种解决VR时序测试PG信号不单调的系统，所述系统包括：电阻删除模块，用于板卡断电，并且将3.3V_LDO的上拉电阻去掉；电阻新增模块，用于选取阻值与所述3.3V_LDO本文档来自技高网...

【技术保护点】
1.一种解决VR时序测试PG信号不单调的方法，其特征在于，包括以下步骤：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PIN VCC、EN、POWERGOOD、VOUT 4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。

【技术特征摘要】
1.一种解决VR时序测试PG信号不单调的方法，其特征在于，包括以下步骤：S1、板卡断电，并且将3.3V_LDO的上拉电阻去掉；S2、选取阻值与所述3.3V_LDO的上拉电阻相同的电阻焊接在3.3V的上拉电阻上；S3、采用4个单端探棒连接芯片EN6382QI的PINVCC、EN、POWERGOOD、VOUT4个信号；S4、上电后量测时序波形；S5、通过时序波形检验是否满足单调性要求。2.根据权利要求1所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，所述3.3V_LDO的上拉电阻阻值为4.7Kohm。3.根据权利要求1或2所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，在连接3.3V的上拉电阻后，所述EN6382QI的PG信号由3.3V_LDO拉高，变成由3.3V直接控制。4.根据权利要求1或2所述的一种解决VR时序测试PG信号不单调的方法，其特征在于，在所述上电后量测时序波形之前需确认板卡没有短路以及断路。5.一种解决VR时序测试PG信...

【专利技术属性】
技术研发人员：高玉，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41