一种基于双模冗余的抗软错误老化预测传感器制造技术

本发明专利技术公开了一种基于双模冗余的抗软错误老化预测传感器，涉及集成电路技术领域，通过在POMS管M1输入复位信号PWD，对点X1、点X2、点Y1、点Y2进行充电，使得X1＝X2＝Y1＝Y2＝1；充电完成后，组合逻辑电路的输出信号Co进入延时电路的输出信号GB保护带时，进入检测部分，当组合逻辑电路未发生老化时，或非门输出低电平；当组合逻辑电路发生老化时，或非门输出高电平；当组合逻辑电路发生老化时注入软错误时仍能检测出组合逻辑电路发生老化，即或非门输出高电平。本发明专利技术优点在于：能够在组合逻辑电路发生老化时注入软错误还是组合逻辑电路未发生老化时注入软错误都能有效检测出正确的信号，并节省面积开销。

A soft sensor error prediction sensor based on dual module redundancy

The invention discloses a dual-mode redundancy anti-soft-error aging prediction sensor, which relates to the technical field of integrated circuits. By inputting reset signal PWD into POMS tube M1, point X1, point X2, point Y1 and point Y2 are charged so that X1 = X2 = Y1 = Y2 = 1; after charging, the output signal Co of the combined logic circuit enters the delay time. When the output signal GB protective band of the circuit enters the detection section, when the combinational logic circuit is not aging, or the non-gate output low level; when the combinational logic circuit is aging, or the non-gate output high level; when the combinational logic circuit is aging, the injected soft error can still detect the aging of the combinational logic circuit, that is, when the combinational logic circuit is aging. Or not gate outputs high level. The invention has the advantages that the correct signal can be effectively detected by injecting soft errors when the combined logic circuit is aging or when the combined logic circuit is not aging, and the area overhead can be saved.

【技术实现步骤摘要】
一种基于双模冗余的抗软错误老化预测传感器
本专利技术涉及集成电路
，更具体涉及一种基于双模冗余的抗软错误老化预测传感器。
技术介绍
随着半导体技术的发展，集成电路尺寸减小，电路老化引起的可靠性问题越来越严重。在集成电路老化预测研究方面，国内学者已经提出了许多的老化预测传感器结构，老化预测传感器主要包括延迟单元和稳定性检测器结构，现有的较成型的老化传感器中都有着相同的问题，就是关于或非门输入端会有很大概率发生软错误，并且对电路造成严重的影响。现有的稳定性检测器结构大多数都存在面积开销较大，关键点处于浮空状态而易受到外界环境的干扰等缺点。一般稳定性校验器的结构如图1所示，当关键节点X、Y处高能粒子击翻即发生软错误时，通过或非门后将输出错误信号，即当关键点X、Y发生错误时并不能输出正确的检测信号。图2中为稳定性校验器关键节点未发生软错误时的检验情况，V(co)第一周期组合逻辑电路未发生老化时的输出信号，第二个周期为组合逻辑电路已发生老化时的输出信号，V(out)为稳定性校验器的检测信号。图3为在文献[1]《KhachatryanA.Anovelagingsensorwithprogrammableresolution》(East-WestDesign&TestSymposium(EWDTS),2017IEEE.IEEE,2017:1-4)的老化预测传感器发生软错误但未发生老化的仿真图；图4为文献[2]《J,SaraivaD,LeongC,etal.Performancesensorfortoleranceandpredictivedetectionofdelay-faults》(DefectandFaultToleranceinVLSIandNanotechnologySystems(DFT),2014IEEEInternationalSymposiumon.IEEE,2014:110-115)的老化预测传感器发生软错误时并且发生老化；图3和图4为稳定性校验器关键节点发生软错误时的检验情况，在第一个周期中，电路未发生老化，V(out)本应输出低电平，由于软错误发生输出错误信号高电平；第二周期中，电路已发生老化，V(out)本应输出高电平，由于软错误发生输出错误信号，由高电平跳变为低电平。
技术实现思路
本专利技术所要解决的技术问题在于现有稳定性校验器的关键节点发生软错误时，稳定性校验器并不能输出正确的检测信号。本专利技术是通过以下技术方案解决上述技术问题的，具体技术方案如下：一种基于双模冗余的抗软错误老化预测传感器，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门；第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的源极与或非门的输出端连接。优选地，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：当复位信号PWD＝0时，第一PMOS管P1的漏极输出高电平；当延迟电路的输出信号GB＝0时，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的漏极、第六PMOS管P6的漏极都输出高电平，使得点X1、点X2、点Y1、点Y2处于充电状态，则X1＝X2＝Y1＝Y2＝1；第五NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，点X1、点X2、点Y1、点Y2的电荷都不能进行释放；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得第二PMOS管P2导通；第二PMOS管P2导通后，复位信号PWD为高电平，使得第一PMOS管P1关闭。优选地，所述复位信号PWD＝1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB＝1，在GB＝1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB＝1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。优选地，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝0时，则组合逻辑电路的输出信号CoB＝1，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1关闭、第二NMOS管N2关闭、第三NMOS管N3导通、第四NMOS管N4导通，则点X1、点X2处的电荷不能释放，即X1＝X2＝1，则点Y1、点Y2处的电荷进行释放，即Y1＝Y2＝0；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出低电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，则说明组合逻辑电路正常工作；复位信号PWD＝1，组合逻辑电路未发生老化时，通过第二PMOS管P2给点X1、点X2、点Y1本文档来自技高网...

【技术保护点】
1.一种基于双模冗余的抗软错误老化预测传感器，其特征在于，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门；第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的源极与或非门的输出端连接。...

【技术特征摘要】
1.一种基于双模冗余的抗软错误老化预测传感器，其特征在于，包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一C单元、第二C单元、第一反相器P、第二反相器Q、或非门；第一PMOS管P1的源极、第二PMOS管P2的源极都接电源，第一PMOS管P1的栅极输入复位信号PWD，第一PMOS管P1的漏极、第二PMOS管P2的漏极都与第三PMOS管P3的源极、第四PMOS管P4的源极、第五PMOS管P5的源极、第六PMOS管P6的源极连接，第三PMOS管P3的栅极、第四PMOS管P4的栅极、第五PMOS管P5的栅极、第六PMOS管P6的栅极、第五NMOS管N5的栅极都输入延迟电路的输出信号GB，第三PMOS管P3的漏极与第二NMOS管N2的漏极连接，第四PMOS管P4的漏极与第一NMOS管N1的漏极连接，第一C单元的第一输入端与第三PMOS管P3的漏极、第二NMOS管N2的漏极的连接线相连接交于点X1，第一C单元的第二输入端与第四PMOS管P4的漏极、第一NMOS管N1的漏极的连接线相连接交于点X2，第一C单元的输出端与第一反相器P输入端连接，第一反相器P的输出端与或非门的第一输入端连接；第五PMOS管P5的漏极与第三NMOS管N3的漏极连接，第六PMOS管P6的漏极与第四NMOS管N4的漏极连接，第二C单元的第一输入端与第五PMOS管P5的漏极、第三NMOS管N3的漏极的连接线相连接交于点Y1，第二C单元的第二输入端与第六PMOS管P6的漏极、第四NMOS管N4的漏极的连接线相连接交于点Y2，第二C单元的输出端与第二反相器Q输入端连接，第二反相器Q的输出端与或非门的第二输入端连接；第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极都与第五NMOS管N5的漏极连接；第一NMOS管N1的栅极、第二NMOS管N2的栅极都输入组合逻辑电路的输出信号Co；第三NMOS管N3的栅极、第四NMOS管N4的栅极都输入组合逻辑电路的反向信号CoB；第五NMOS管N5的源极接地，第二PMOS管P2的源极与或非门的输出端连接。2.根据权利要求1所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，基于双模冗余的抗软错误老化预测传感器的初始充电过程为：当复位信号PWD＝0时，第一PMOS管P1的漏极输出高电平；当延迟电路的输出信号GB＝0时，第三PMOS管P3的漏极、第四PMOS管P4的漏极、第五PMOS管P5的漏极、第六PMOS管P6的漏极都输出高电平，使得点X1、点X2、点Y1、点Y2处于充电状态，则X1＝X2＝Y1＝Y2＝1；第五NMOS管N5处于关闭状态，则不管组合逻辑电路的输出信号Co高电平还是低电平，点X1、点X2、点Y1、点Y2的电荷都不能进行释放；点X1处信号和点X2处信号经过第一C单元、第一反相器P后，输出高电平；点Y1处信号和点Y2处信号经过第二C单元、第二反相器Q后，输出高电平；第一反相器P输出端的信号和第二反相器Q输出端的信号分别经过或非门的不同输入端后，或非门输出低电平，使得第二PMOS管P2导通；第二PMOS管P2导通后，复位信号PWD为高电平，使得第一PMOS管P1关闭。3.根据权利要求2所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，所述复位信号PWD＝1时，在时钟信号CLK上升沿来的前一段时间内，延迟电路的输出信号GB＝1，在GB＝1这段时间内属于保护带，当组合逻辑电路的输出信号Co在GB＝1这段时间内发生跳变时，则说明组合逻辑电路发生了故障。4.根据权利要求3所述的一种基于双模冗余的抗软错误老化预测传感器，其特征在于，当组合逻辑电路的输出信号Co在保护带内没有发生跳变的情况下，基于双模冗余的抗软错误老化预测传感器的工作过程如下：当复位信号PWD＝1，延时电路的输出信号GB＝1，组合逻辑电路的输出信号Co＝0时，则组合逻辑电路的输出信号CoB＝1，第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6都关闭，第五NMOS管N5导通，第一NMOS管N1关闭、第二NMOS管N2关闭、第三NMOS管N3导通、第四NMOS管N4导通，则点X1、点X2处的电荷不能释放，即X1＝X2＝1，则点Y1、点Y2处的电荷进行释放，即Y1＝Y2＝0；点X1处信号...

【专利技术属性】
技术研发人员：徐辉，鲁孝平，孙侠，李敬兆，李丹青，马瑞君，荀锦锦，
申请(专利权)人：安徽理工大学，
类型：发明
国别省市：安徽,34