基于自定时的灵敏放大时序控制信号产生电路制造技术

本发明专利技术属于集成电路存储单元技术领域，具体为一种基于自定时的灵敏放大时序控制信号产生电路。该电路由两列可配置的存储单元伪阵列、一个两输入或非逻辑以及延时单元构成。伪存储器阵列的位线预充到高电平，工作时，伪阵列的字线WL信号由低电平翻转为高电平时，两列存储单元伪阵列的位线BL开始放电，位线电压降低，并导致或非门翻转，完成时序控制功能。本发明专利技术可以有效地减少存储器在制造过程中因工艺偏差造成的功能失效问题，提高存储器的成品率，提升存储器的读取速度。

【技术实现步骤摘要】

本专利技术属于集成电路存储单元
，具体涉及ー种用于静态随机存贮器(Static Random Access Memory, SRAM)或寄存器堆(Register File)的基于自定时的灵敏放大时序控制信号产生电路。
技术介绍
集成电路エ艺制造已进入深亚微米制造阶段,65nm、45nmCM0Sエ艺已成为集成电路制造的主流エ艺，业内领先的Intel，IBM等公司相继制造出了 22nm，18nm的CMOSエ艺电路。但是随着工艺的不断进步和最小沟道尺寸的持续下降，エ艺制造的偏差对CMOS器件的影响越来越显著。特别是对于数据存储率较高的存储器件，例如静态随机存贮器(StaticRandom Access Memory, SRAM)或寄存器堆(Register File)影响较大。于是在深亚微米的情况下提高存储器的可靠性和成品率是非常关键和重要的方向。 改进灵敏放大器的时序控制电路是提高存储器可靠性和成品率的关键方法之一。灵敏放大器的时序控制电路主要分为反相器链生成时序和自定时生成时序两种。其中，自定时的方法是模拟存储单元阵列的位线放电时间，这种方法相比反相器链方法的优点在于既满足功本文档来自技高网...

【技术保护点】
一种基于自定时的灵敏放大时序控制信号产生电路，其特征在于包括：两列彼此完全相同的伪单元阵列和一个两输入或非逻辑，以及一个延时单元；其中，两列伪单元阵列的位线分别与两输入或非逻辑的输入相连；或非逻辑的输出端经过延时单元成为灵敏放大器的使能端。

【技术特征摘要】
1.一种基于自定时的灵敏放大时序控制信号产生电路，其特征在于包括两列彼此完全相同的伪单元阵列和一个两输入或非逻辑，以及ー个延时単元；其中，两列伪单元阵列的位线分别与两输入或非逻辑的输入相连；或非逻辑的输出端经过延时单元成为灵敏放大器的使能端。2.根据权利要求I所述的基于自定时的灵敏放大时序控制信号产生电路，其特征在于所述伪单元阵列，其内部有若干下拉位线的伪存储単元和若干伪存储単元；每列之间的下拉位线存储...

【专利技术属性】
技术研发人员：程旭，李毅，张星星，熊保玉，韩军，张跃军，张章，韩军，虞志益，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：