实施缓冲晶体管的动态栅极偏置的输入/输出（I/O）驱动器制造技术

一种输入/输出(I/O)驱动器，其包括用于串联耦合在第一轨与输出之间的第一和第二FET、以及耦合在输出与第二轨之间的第三和第四FET的过电压保护的电路系统。该电路系统被配置为：当输出电压(VPAD)开始从低逻辑电压向高逻辑电压转变时，生成从高偏置电压状态向低偏置电压状态转变的用于第二FET的栅极偏置电压，并且在VPAD继续朝向高逻辑电压转变时转变回到高偏置电压。进一步地，该电路系统被配置为：当VPAD开始从高逻辑电压向低逻辑电压转变时，生成从低偏置电压向高偏置电压转变的用于第三FET的栅极偏置电压，并且在VPAD继续朝向低逻辑电压转变时转变回到低偏置电压。

【技术实现步骤摘要】
【国外来华专利技术】实施缓冲晶体管的动态栅极偏置的输入/输出(I/O)驱动器相关申请的交叉引用本申请要求于2016年2月1日在美国专利商标局提交的非临时申请No.15/012,696的优先权和权益，其全部内容通过引用并入本文。
本公开的各方面一般地涉及输入/输出(I/O)驱动器，并且更特别地涉及实施缓冲晶体管的动态栅极偏置的I/O驱动器，以便使用低电压晶体管来实施I/O驱动器。
技术介绍
输入/输出(I/O)驱动器接收输入电压，该输入电压在与特定核心电压域相关联的高逻辑电压与低逻辑电压之间变化。响应于输入电压，I/O驱动器生成输出电压，该输出电压在与I/O电压域相关联的高逻辑电压与低逻辑电压之间变化。一般而言，I/O电压域的高逻辑电压与低逻辑电压之间的差大于核心电压域的高逻辑电压与低逻辑电压之间的差。这可能是因为，集成电路(IC)的核心电路系统以更小的电压进行操作，以用于更高的处理速度和更低的功率消耗的目的。当由核心电路系统处理的电压信号准备好被传输到另一IC时，核心电路系统将该电压信号作为输入电压提供给I/O驱动器。如上面讨论的，I/O驱动器基于输入电压生成输出电压，其中输出电压在适于将信号传输到另一IC或外部器件的更高的电压域中。一般而言，I/O驱动器利用比在核心电路系统中实施的场效应晶体管(FET)大得多的FET来实施。这是因为，I/O驱动器的FET需要能够承受与I/O电压域相关联的更大电压。作为结果，需要不同的掩模和工艺来制造如下的IC，该IC具有用于核心电路系统的相对小的FET和用于I/O驱动器的相对大的FET。这产生与这样的IC的制造相关联的更高的成本和延迟。专利
技术实现思路
下文提出一个或多个实施例的简化概述，以便提供对这样的实施例的基本理解。本概述不是所有考虑到的实施例的广泛概览，并且既不旨在标识所有实施例的关键或重要元素，也不旨在界定任何或所有实施例的范围。它的唯一目的是以简化的形式提出一个或多个实施例的一些概念，作为稍后提出的更详细描述的序言。本公开的一方面涉及一种装置，该装置包括上拉电路和下拉电路，上拉电路包括串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管，下拉电路包括串联耦合在输出与第二电压轨之间的第三晶体管和第四晶体管。该装置进一步包括被配置为生成用于第二晶体管的控制输入的第一偏置电压的第一电压发生器，第一偏置电压被配置为：近似当输出处的电压由于上拉电路将第一电压轨耦合到输出并且下拉电路将输出从第二电压轨解耦而开始从第一低逻辑电压朝向第一高逻辑电压转变时，从第一相对高电压向第一相对低电压转变，并且第一偏置电压还被配置为：在输出电压继续从第一低逻辑电压朝向第一高逻辑电压转变时，从第一相对低电压向第一相对高电压转变。另外，该装置包括被配置为生成用于第三晶体管的控制输入的第二偏置电压的第二电压发生器，第二偏置电压被配置为：近似当输出电压由于下拉电路将输出耦合到第二电压轨并且上拉电路将第一电压轨从输出解耦而开始从第一高逻辑电压朝向第一低逻辑电压转变时，从第二相对低电压向第二相对高电压转变，并且第二偏置电压还被配置为：在输出电压继续从第一高逻辑电压朝向第一低逻辑电压转变时，从第二相对高电压向第二相对低电压转变。本公开的另一方面涉及一种方法，该方法包括：响应于输入电压从第一低逻辑电压向第一高逻辑电压转变，通过导通串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管，将第一电压轨耦合到输出；以及响应于输入电压从第一低逻辑电压向第一高逻辑电压转变，通过关断串联耦合在输出与第二电压轨之间的第三晶体管和第四晶体管，将第二电压轨从输出解耦，其中响应于第一电压轨到输出的耦合以及第二电压轨从输出的解耦，输出处的电压从第二低逻辑电压朝向第二高逻辑电压转变。该方法进一步包括：响应于输入信号从第一高逻辑电压向第一低逻辑电压转变，通过导通第三晶体管和第四晶体管来将第二电压轨耦合到输出；以及响应于输入信号从第一高逻辑电压向低逻辑电压转变，通过关断第一晶体管和第二晶体管来将第一电压轨从输出解耦，其中响应于第二电压轨到输出的耦合以及第一电压轨从输出的解耦，输出电压从第二高逻辑电压朝向第二低逻辑电压转变。另外，该方法包括：近似当输出电压开始从第二低逻辑电压朝向第二高逻辑电压转变时，将施加到第二晶体管的控制输入的第一偏置电压从第一相对高电压向第一相对低电压转变；近似当输出电压开始从第二低逻辑电压朝向第二高逻辑电压转变时，将施加到第二晶体管的控制输入的第一偏置电压从第一相对高电压向第一相对低电压转变；近似当输出电压开始从第二高逻辑电压朝向低逻辑电压转变时，将施加到第三晶体管的控制输入的第二偏置电压从第二相对低电压向第二相对高电压转变；以及在输出电压继续从第二高逻辑电压朝向第二低逻辑电压转变时，将第二偏置电压从第二相对高电压向第二相对低电压转变。本公开的另一方面涉及一种装置，该装置包括：用于响应于输入电压从第一低逻辑电压向第一高逻辑电压转变，通过导通串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管，将第一电压轨耦合到输出的部件；以及用于响应于输入电压从第一低逻辑电压向第一高逻辑电压转变，通过关断串联耦合在输出与第二电压轨之间的第三晶体管和第四晶体管，将第二电压轨从输出解耦的部件，其中响应于第一电压轨到输出的耦合以及第二电压轨从输出的解耦，输出处的电压从第二低逻辑电压朝向第二高逻辑电压转变。该装置进一步包括：用于响应于输入信号从第一高逻辑电压向第一低逻辑电压转变，通过导通第三晶体管和第四晶体管来将第二电压轨耦合到输出的部件；以及用于响应于输入信号从第一高逻辑电压向第一低逻辑电压转变，通过关断第一晶体管和第二晶体管来将第一电压轨从输出解耦的部件，其中响应于第二电压轨到输出的耦合以及第一电压轨从输出的解耦，输出电压从第二高逻辑电压朝向第二低逻辑电压转变。另外，该装置包括：用于近似当输出电压开始从第二低逻辑电压朝向第二高逻辑电压转变时，将施加到第二晶体管的控制输入的第一偏置电压从第一相对高电压向第一相对低电压转变的部件；用于在输出电压继续从第二低逻辑电压朝向第二高逻辑电压转变时，将第一偏置电压从第一相对低电压向第一相对高电压转变的部件；用于近似当输出电压开始从第二高逻辑电压向第二低逻辑电压转变时，将施加到第三晶体管的控制输入的第二偏置电压从第二相对低电压向第二相对高电压转变的部件；以及用于在输出电压继续从第二高逻辑电压朝向第二低逻辑电压转变时，将第二偏置电压从第二相对高电压向第二相对低电压转变的部件。为了实现前述和相关目的，一个或多个实施例包括在后文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅指示可以采用各种实施例的原理的各种方式中的几种方式，并且描述实施例旨在包括所有这样的方面和它们的等价物。附图说明图1A图示了根据本公开的一方面的示例性输入/输出(I/O)驱动器的示意图。图1B图示了根据本公开的另一方面的与图1A的I/O驱动器的操作相关的示例性信号的时序图。图1C图示了根据本公开的另一方面的跨图1A的I/O驱动器中所使用的相应缓冲器件的示例性漏极到源极电压(VDS)的曲线图。图2A图示了根据本公开的另一方面的另一示例性输入/输出(I/O)驱动器的示意图本文档来自技高网...

【技术保护点】
1.一种装置，包括：上拉电路，包括串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管；下拉电路，包括串联耦合在所述输出与第二电压轨之间的第三晶体管和第四晶体管；第一电压发生器，被配置为生成用于所述第二晶体管的控制输入的第一偏置电压，所述第一偏置电压被配置为：近似当所述输出处的电压由于所述上拉电路将所述第一电压轨耦合到所述输出并且所述下拉电路将所述输出从所述第二电压轨解耦而开始从第一低逻辑电压朝向第一高逻辑电压转变时，从第一相对高电压向第一相对低电压转变，并且所述第一偏置电压还被配置为：在所述输出电压继续从所述第一低逻辑电压朝向所述第一高逻辑电压转变时，从所述第一相对低电压向所述第一相对高电压转变；以及第二电压发生器，被配置为生成用于所述第三晶体管的控制输入的第二偏置电压，所述第二偏置电压被配置为：近似当所述输出电压由于所述下拉电路将所述输出耦合到所述第二电压轨并且所述上拉电路将所述第一电压轨从所述输出解耦而开始从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从第二相对低电压向第二相对高电压转变，并且所述第二偏置电压还被配置为：在所述输出电压继续从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从所述第二相对高电压向所述第二相对低电压转变。...

【技术特征摘要】
【国外来华专利技术】2016.02.01 US 15/012,6961.一种装置，包括：上拉电路，包括串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管；下拉电路，包括串联耦合在所述输出与第二电压轨之间的第三晶体管和第四晶体管；第一电压发生器，被配置为生成用于所述第二晶体管的控制输入的第一偏置电压，所述第一偏置电压被配置为：近似当所述输出处的电压由于所述上拉电路将所述第一电压轨耦合到所述输出并且所述下拉电路将所述输出从所述第二电压轨解耦而开始从第一低逻辑电压朝向第一高逻辑电压转变时，从第一相对高电压向第一相对低电压转变，并且所述第一偏置电压还被配置为：在所述输出电压继续从所述第一低逻辑电压朝向所述第一高逻辑电压转变时，从所述第一相对低电压向所述第一相对高电压转变；以及第二电压发生器，被配置为生成用于所述第三晶体管的控制输入的第二偏置电压，所述第二偏置电压被配置为：近似当所述输出电压由于所述下拉电路将所述输出耦合到所述第二电压轨并且所述上拉电路将所述第一电压轨从所述输出解耦而开始从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从第二相对低电压向第二相对高电压转变，并且所述第二偏置电压还被配置为：在所述输出电压继续从所述第一高逻辑电压朝向所述第一低逻辑电压转变时，从所述第二相对高电压向所述第二相对低电压转变。2.根据权利要求1所述的装置，其中如下的时间间隔是所述输出电压从所述第一低逻辑电压朝向所述第一高逻辑电压转变的速率的函数，所述时间间隔开始于所述第一偏置电压从所述第一相对高电压向所述第一相对低电压转变，并且结束于所述第一偏置电压从所述第一相对低电压向所述第一相对高电压转变。3.根据权利要求1所述的装置，其中如下的时间间隔是所述输出电压从所述第一高逻辑电压朝向所述第一低逻辑电压转变的速率的函数，所述时间间隔开始于所述第二偏置电压从所述第二相对低电压向所述第二相对高电压转变，并且结束于所述第二偏置电压从所述第二相对高电压向所述第二相对低电压转变。4.根据权利要求1所述的装置，其中所述第一偏置电压被配置为：响应于所述输出电压增大到限定的电压电平，从所述第一相对低电压向所述第一相对高电压转变。5.根据权利要求1所述的装置，其中所述第二偏置电压被配置为：响应于所述输出电压减小到限定的电压电平，从所述第二相对高电压向所述第二相对低电压转变。6.根据权利要求1所述的装置，进一步包括被配置为生成第三电压的预驱动器，所述第三电压被配置为：响应于输入电压从第三低逻辑电压向第三高逻辑电压转变，从第二高逻辑电压向第二低逻辑电压转变，其中所述第一偏置电压被配置为：响应于所述第三电压从所述第二高逻辑电压向所述第二低逻辑电压转变，从所述第一相对高电压向所述第一相对低电压转变。7.根据权利要求1所述的装置，进一步包括被配置为生成第三电压的预驱动器，所述第三电压被配置为：响应于输入电压从第三高逻辑电压向第三低逻辑电压转变，从第二低逻辑电压向第二高逻辑电压转变，其中所述第二偏置电压被配置为：响应于所述第三电压从所述第二低逻辑电压向所述第二低逻辑电压转变，从所述第二相对低电压向所述第二相对高电压转变。8.根据权利要求1所述的装置，其中所述第一相对高电压不同于所述第二相对高电压，并且其中所述第一相对低电压不同于所述第二相对低电压。9.根据权利要求1所述的装置，进一步包括第三电压发生器，所述第三电压发生器被配置为：响应于所述输出电压向所述第一低逻辑电压转变或处于所述第一低逻辑电压，生成向所述第一晶体管与所述第二晶体管之间的节点施加的第三电压，其中所述第三电压基本上在所述第一高逻辑电压与所述第一低逻辑电压的中间。10.根据权利要求1所述的装置，进一步包括第三电压生成器，所述第三电压生成器被配置为：响应于所述输出电压向所述第一高逻辑电压转变或处于所述第一高逻辑电压，生成向所述第三晶体管与所述第四晶体管之间的节点施加的第三电压，其中所述第三电压基本上在所述第一高逻辑电压与所述第一低逻辑电压的中间。11.一种方法，包括：响应于输入电压从第一低逻辑电压向第一高逻辑电压转变，通过导通串联耦合在第一电压轨与输出之间的第一晶体管和第二晶体管，将所述第一电压轨耦合到所述输出；响应于所述输入电压从所述第一低逻辑电压向所述第一高逻辑电压转变，通过关断串联耦合在所述输出与第二电压轨之间的第三晶体管和第四晶体管，将所述第二电压轨从所述输出解耦，其中响应于所述第一电压轨到所述输出的耦合以及所述第二电压轨从所述输出的解耦，所述输出处的电压从第二低逻辑电压朝向第二高逻辑电压转变；响应于所述输入信号从所述第一高逻辑电压向所述第一低逻辑电压转变，通过导通所述第三晶体管和所述第四晶体管，将所述第二电压轨耦合到所述输出；响应于所述输入信号从所述第一高逻辑电压向所述低逻辑电压转变，通过关断所述第一晶体管和所述第二晶体管，将所述第一电压轨从所述输出解耦，其中响应于所述第二电压轨到所述输出的耦合以及所述第一电压轨从所述输出的解耦，所述输出电压从所述第二高逻辑电压朝向所述第二低逻辑电压转变；近似当所述输出电压开始从所述第二低逻辑电压朝向所述第二高逻辑电压转变时，将施加到所述第二晶体管的控制输入的第一偏置电压从第一相对高电压向第一相对低电压转变；在所述输出电压继续从所述第二低逻辑电压朝向所述第二高逻辑电压转变时，将所述第一偏置电压从所述第一相对低电压向所述第一相对高电压转变；近似当所述输出电压开始从所述第二高逻辑电压朝向所述低逻辑电压转变时，将施加到所述第三晶体管的控制输入的第二偏置电压从第二相对低电压向第二相对高电压转变；以及在所述输出电压继续从所述第二高逻辑电压朝向所述第二低逻辑电压转变时，将所述第二偏置电压从所述第二相对高电压向所述第二相对低电压转变。12.根据权利要求11所述的方法，其中如下的时间间隔是所述输出电压从所述第二低逻辑电压朝向所述第二高逻辑电压转变的速率的函数，所述时间间隔开始于所述第一偏置电压从所述第一相对高电压向所述第一相对低电压转变，并且结束于所述第一偏置电压从所述第一相对低电压向所述第一相对高电压转变。13.根据权利要求11所述的方法，其中如下的时间间隔是所述输出电压从所述第二高逻辑电压朝向所述第二低逻辑电压转变的速率的函数，所述时间间隔开始于所述第二偏置电压从所述第二相对低电压向所述第二相...

【专利技术属性】
技术研发人员：W·陈，CG·陈，R·贾里里泽纳里，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US