应用于DC-DC变换器的高压使能电路制造技术

一种应用于DC‑DC变换器的高压使能电路，包括：内部电源产生单元，内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；第一检测输入端连接使能引脚，第二检测输入端连接第一低压电源输出端；比较判断单元，比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；第一比较输入端连接第一检测输出端；第二比较输入端连接第二低压电源输出端，第一比较输出端连接模拟模块。所述高压使能电路使相应的芯片既能够直接连接高压电源使用，又不必采用特殊工艺，降低工艺成本。

【技术实现步骤摘要】
应用于DC-DC变换器的高压使能电路
本专利技术涉及电路领域，尤其涉及一种应用于DC-DC变换器的高压使能电路。
技术介绍
随着半导体工艺以及微电子技术的快速发展，DC-DC变换器以其高效率、宽负载以及快速响应能力的特点，广泛应用于消费电子、通信设备、工业应用和航空航天等领域。按照应用环境的不同，芯片的供电电源范围也越来越宽，典型值从最初的3.3V、5V和12V，扩展到现在的18V，甚至24V。为了便于电子系统对芯片进行控制，DC-DC变换器通常外置使能引脚，用于控制芯片的工作与关断，因此芯片内部需设计使能电路。通常应用中，使能引脚(EN引脚)连接电源代表芯片工作，连接地代表芯片关断。随着应用中电源电压的逐渐升高，对使能引脚的电压承受能力要求也随之升高。图1为一种现有降压型高压DC-DC变换器的系统架构图。其中，虚线框内为典型的芯片10内部结构。虚线框外的矩形表示负载电路20。从图1中可以看到，芯片10通常包括有使能引脚EN、输入电源引脚VIN、偏置引脚BS、开关引脚SW、反馈引脚FB和接地引脚GND。使能引脚EN连接芯片10内部的使能模块11，而使能模块11分别连接电压基准模块Vref和内部稳压器Vreg5。芯片10的内部稳压器Vreg5连接至输入电源引脚VIN和芯片10的其它电路结构，为简化，芯片的其它大部分电路结构采用阴影覆盖。偏置引脚BS、开关引脚SW和反馈引脚FB分别连接负载电路20的相应连接端。芯片10的内部电路和负载电路20同时还连接至芯片内的接地端G。芯片10内部的功率开关管(未示出)，可以由多个MOSFET并联组成，实现较小的导通电阻。其中，使能引脚EN连接使能模块11，是用于控制芯片10内部稳压器Vreg5(内部稳压器Vreg5通常产生5V电压，为芯片10中的各电路结构提供电源)，进而控制整个芯片10的工作与关断。输入电源引脚VIN有时需要连接12V-24V的高电压。而常见的半导体CDMOS(ComplementaryandDoubleDiffusionMOS，互补型MOS和双扩散型MOS集成的简称)工艺为薄栅氧工艺，提供的MOSFET漏源电压可承受24V，但栅源电压仅能承受5V。为满足栅源电压不超过5V限制，通常设计偏置引脚BS与开关引脚SW用于驱动及高低电平转换。总之，目前市场上高压DC-DC变换器的使能引脚有两种连接方式：1、考虑到薄栅氧CDMOS栅源电压的限制，很多芯片只好限制使能引脚电压不能超过5V——但这种连接方式使芯片无法直接连接高压电源使用。2、改用厚栅氧工艺，提高器件的栅源电压耐压能力，使能引脚可以直接连接高压电源使用——但这种方式的工艺特殊，成本相对较高。
技术实现思路
本专利技术解决的问题是提供一种应用于DC-DC变换器的高压使能电路，以使相应的芯片既能够直接连接高压电源使用，又不必采用特殊工艺，降低工艺成本。为解决上述问题，本专利技术提供了一种应用于DC-DC变换器的高压使能电路，包括：内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。可选的，所述电压检测单元包括检测电阻、检测NMOS管和检测电容；所述检测电阻的一端连接所述第一检测输入端，所述检测电阻的另一端连接所述检测NMOS管的漏极，所述检测NMOS管的栅极连接所述第二检测输入端，所述检测NMOS管的源极连接所述第一检测输出端；所述检测电容一端连接在所述检测NMOS管的源极和所述第一检测输出端之间，另一端接地。可选的，所述检测NMOS管的漏源电压承受范围为0V～24V。可选的，所述内部电源产生单元包括第一电阻，第一NMOS管至第十NMOS管，第一PMOS管至第八PMOS管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；所述第一NMOS管的源极连接所述第六NMOS管的漏极、所述第六NMOS管的栅极、所述第七NMOS管的栅极、所述第八NMOS管的栅极、所述第九NMOS管的栅极和所述第十NMOS管的栅极；所述第二NMOS管的源极连接所述第七NMOS管的漏极；所述第二NMOS管的漏极连接所述第四PMOS管的漏极、所述第四PMOS管的栅极和所述第五PMOS管的栅极；所述第三NMOS管的源极连接所述第八NMOS管的漏极；所述第三NMOS管的漏极连接所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；所述第三PMOS管的漏极连接所述第五PMOS管的源极；所述第四NMOS管的源极连接所述第九NMOS管的漏极；所述第一PMOS管的栅极连接自身的漏极和所述第四PMOS管的源极；所述第五PMOS管的漏极连接所述第四NMOS管的栅极与所述第六PMOS管的源极；所述第六PMOS管的栅极连接自身的漏极与所述第七PMOS管的源极；所述第七PMOS管的栅极连接自身的漏极与所述第八PMOS管的源极；所述第八PMOS管的栅极连接自身的漏极与所述第五PMOS管的栅极和漏极；所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS管的源极和所述第十NMOS管的源极接地。可选的，所述第四PMOS管和所述第五PMOS管的漏源电压承受范围为0V～24V；所述第二NMOS管、所述第三NMOS管和所述第四NMOS管的漏源电压承受范围为0V～24V。可选的，所述内部电源产生单元包括第一电阻，第一NMOS管至第八NMOS管，第一PMOS管至第三PMOS管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极；所述第一PMOS管的源极、所述第二PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；所述第一NMOS管的源极连接所述第五NMOS管的漏极、所述第五NMOS管的栅极、所述第六NMOS管的栅极、所述第七NMOS管的栅极和所述第八NMOS管的栅极；所述第二NMOS管的源极连接所述第六NMOS管的漏极；所述第二NMOS管的漏极连接所述第二PMOS管的漏极和所述第二PMOS管的栅极；所述第四NMOS管的源极连接所述第七NMOS管的漏极；所述第一PMOS管的漏极连接所述第三PMOS管的源极；所述第三PMOS管的漏极连接自身的栅极和所述第五PMOS管的源极；所述第五PMOS管的栅极连接自身的漏极与所述第三NMOS管的漏极和栅极；所述第三NMOS管的源极、所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极和所述第本文档来自技高网...

【技术保护点】
1.一种应用于DC‑DC变换器的高压使能电路，其特征在于，包括：内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。

【技术特征摘要】
1.一种应用于DC-DC变换器的高压使能电路，其特征在于，包括：内部电源产生单元，所述内部电源产生单元具有第一高压电源输入端、第一低压电源输出端和第二低压电源输出端；电压检测单元，所述电压检测单元具有第一检测输入端、第二检测输入端和第一检测输出端；所述第一检测输入端连接使能引脚，所述第二检测输入端连接所述第一低压电源输出端；比较判断单元，所述比较判断单元具有第一比较输入端、第二比较输入端和第一比较输出端；所述第一比较输入端连接所述第一检测输出端；所述第二比较输入端连接所述第二低压电源输出端，所述第一比较输出端连接模拟模块。2.如权利要求1所述的高压使能电路，其特征在于，所述电压检测单元包括检测电阻、检测NMOS管和检测电容；所述检测电阻的一端连接所述第一检测输入端，所述检测电阻的另一端连接所述检测NMOS管的漏极，所述检测NMOS管的栅极连接所述第二检测输入端，所述检测NMOS管的源极连接所述第一检测输出端；所述检测电容一端连接在所述检测NMOS管的源极和所述第一检测输出端之间，另一端接地。3.如权利要求2所述的高压使能电路，其特征在于，所述检测NMOS管的漏源电压承受范围为0V～24V。4.如权利要求1所述的高压使能电路，其特征在于，所述内部电源产生单元包括第一电阻，第一NMOS管至第十NMOS管，第一PMOS管至第八PMOS管；所述第一电阻的一端连接所述第一高压电源输入端，另一端连接所述第一NMOS管的漏极、所述第一NMOS管的栅极、所述第二NMOS管的栅极和所述第三NMOS管的栅极；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四NMOS管的漏极连接所述第一高压电源输入端；所述第一NMOS管的源极连接所述第六NMOS管的漏极、所述第六NMOS管的栅极、所述第七NMOS管的栅极、所述第八NMOS管的栅极、所述第九NMOS管的栅极和所述第十NMOS管的栅极；所述第二NMOS管的源极连接所述第七NMOS管的漏极；所述第二NMOS管的漏极连接所述第四PMOS管的漏极、所述第四PMOS管的栅极和所述第五PMOS管的栅极；所述第三NMOS管的源极连接所述第八NMOS管的漏极；所述第三NMOS管的漏极连接所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第三PMOS管的栅极；所述第三PMOS管的漏极连接所述第五PMOS管的源极；所述第四NMOS管的源极连接所述第九NMOS管的漏极；所述第一PMOS管的栅极连接自身的漏极和所述第四PMOS管的源极；所述第五PMOS管的漏极连接所述第四NMOS管的栅极与所述第六PMOS管的源极；所述第六PMOS管的栅极连接自身的漏极与所述第七PMOS管的源极；所述第七PMOS管的栅极连接自身的漏极与所述第八PMOS管的源极；所述第八PMOS管的栅极连接自身的漏极与所述第五PMOS管的栅极和漏极；所述第五NMOS管的源极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第八NMOS管的源极、所述第九NMOS...

【专利技术属性】
技术研发人员：袁冰，周宏哲，余俊兴，
申请(专利权)人：厦门元顺微电子技术有限公司，友顺科技股份有限公司，
类型：发明
国别省市：福建,35