DBR结构芯片及其制备方法技术

本发明专利技术涉及VCSEL芯片领域，提供了一种DBR结构芯片及其制备方法。该DBR结构芯片包括GaAs衬底、依次从下至上生长于衬底的表面N‑DBR层和GaAs缓冲层，均生长于GaAs缓冲层的表面的MQW层和Al0.98Ga0.02As层，生长于MQW层和Al0.98Ga0.02As层的表面的GaAs防渗层，生长于GaAs防渗层的表面且与MQW层的图形对应的P‑DBR层以及制作于GaAs防渗层的表面的电极。其通过使用多次外延技术进行制作，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。该制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，功率转换效率高。

【技术实现步骤摘要】
DBR结构芯片及其制备方法
本专利技术涉及VCSEL芯片领域，具体而言，涉及一种DBR结构芯片及其制备方法。
技术介绍
目前VCSEL芯片由于外延需要做P-DBR和N-DBR所以导致其整体体电阻较高，从而芯片电压高，电流在DBR中消耗过多导致芯片阈值电流较高，影响芯片效率。
技术实现思路
本专利技术的目的，例如包括提供一种DBR结构芯片，其能够降低芯片的体电阻，从而降低芯片的电压及阈值电流，功率转换效率高。本专利技术的目的还包括提供一种DBR结构芯片的制备方法，该制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，从而降低芯片的电压及阈值电流，功率转换效率高。为了实现上述至少一种目的，本专利技术的实施例采用如下技术方案：一种DBR结构芯片，其包括GaAs衬底、N-DBR层、GaAs缓冲层、MQW层、Al0.98Ga0.02As层、GaAs防渗层、P-DBR层以及电极；N-DBR层和GaAs缓冲层依次从下至上生长于衬底的表面，MQW层和Al0.98Ga0.02As层均生长于GaAs缓冲层的表面，Al0.98Ga0.02As层连接至MQW层的侧壁的两端，GaAs防渗层生长于MQW层和Al0.98Ga0.02As层的表面，P-DBR层生长于GaAs防渗层的表面且与MQW层的图形对应，电极制作于GaAs防渗层的表面。可选地，在本专利技术的其他实施方式中，上述N-DBR层和P-DBR层均包括重叠生长的多对复合层，每一对复合层均包括重叠生长的AlGaAs层和AlAs层；多对复合层以相同的重叠方式生长；优选地，AlGaAs层和AlAs层的厚度均为5-10nm；优选地，N-DBR层包括重叠生长的35-40对复合层；优选地，P-DBR层包括重叠生长的15-25对复合层。可选地，在本专利技术的其他实施方式中，上述MQW层和Al0.98Ga0.02As层的厚度保持一致，均为25-35nm。可选地，在本专利技术的其他实施方式中，上述MQW层的对数为3-5对。可选地，在本专利技术的其他实施方式中，上述GaAs防渗层的厚度为5-15nm。一种DBR结构芯片的制备方法，其包括以下步骤：在GaAs衬底的表面生长N-DBR层，在N-DBR层的表面生长GaAs缓冲层；在GaAs缓冲层的表面生长MQW全覆盖层，接着用图形化光刻将MQW全覆盖层蚀刻形成MQW层；蚀刻完成后将GaAs缓冲层的表面清洗干净，并在GaAs缓冲层的表面沉积Al0.98Ga0.02As层，Al0.98Ga0.02As层连接至MQW层的侧壁的两端；在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层；在GaAs防渗层的表面沉积P-DBR全覆盖层，然后用图形化光刻将P-DBR全覆盖层蚀刻形成与MQW层图形一样的P-DBR层；以及，在GaAs防渗层的表面制作电极。可选地，在本专利技术的其他实施方式中，在上述GaAs缓冲层的表面沉积Al0.98Ga0.02As层之后，在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层之前，还包括：将Al0.98Ga0.02As层进行氧化以防止MQW层的侧壁漏电。可选地，在本专利技术的其他实施方式中，向反应室内通入水蒸气氧化Al0.98Ga0.02As层10-20min。可选地，在本专利技术的其他实施方式中，在上述GaAs缓冲层的表面生长MQW全覆盖层包括：先在GaAs缓冲层的表面生长一层AlGaAs层，接着在AlGaAs层的表面生长一层AlAs层，重叠的AlGaAs层和AlAs层形成一对复合层，接着再在AlAs层的表面依次交替生长AlGaAs层和AlAs层形成35-40对复合层，将35-40对复合层作为MQW全覆盖层。可选地，在本专利技术的其他实施方式中，在上述GaAs衬底的表面生长N-DBR层之前，先用浓硫酸清洗GaAs衬底的表面，接着再用氨水清洗GaAs衬底的表面。本专利技术实施例的有益效果例如包括：本专利技术实施例提供的DBR结构芯片，通过使用多次外延技术进行制作，将MQW层和Al0.98Ga0.02As层均生长于GaAs缓冲层，并且使MQW层位于GaAs缓冲层的中部，Al0.98Ga0.02As层包围MQW层的两侧，Al0.98Ga0.02As层经氧化后不导电，使得Al0.98Ga0.02As层对MQW层的侧壁形成良好的保护作用，有效避免了MQW层的侧壁发生漏电的情况。并且将P-DBR层制成与MQW层相同的形状，便于电流的直接传导。相较于现有技术中将Al0.98Ga0.02As层生长于MQW层的表面，并且通过氧化限定电流方向使电流只通过未氧化的地方的方式而言，本实施例缩短了从P-DBR层到MQW层的距离，有效的降低了芯片的体电阻，从而降低了芯片的电压及阈值电流，功率转换效率高。本专利技术实施例提供的DBR结构芯片的制备方法简单，操作容易，获得的DBR结构芯片的体电阻降低，从而降低芯片的电压及阈值电流，功率转换效率高。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术第一实施例提供的DBR结构芯片的结构示意图；图2为本专利技术第二实施例提供的DBR结构芯片的制备方法中在GaAs衬底的表面生长N-DBR层的结构示意图；图3为本专利技术第二实施例提供的DBR结构芯片的制备方法中在N-DBR层的表面生长GaAs缓冲层的结构示意图；图4为本专利技术第二实施例提供的DBR结构芯片的制备方法中在GaAs缓冲层的表面生长MQW全覆盖层的结构示意图；图5为本专利技术第二实施例提供的DBR结构芯片的制备方法中用图形化光刻将MQW全覆盖层蚀刻形成MQW层的结构示意图；图6为本专利技术第二实施例提供的DBR结构芯片的制备方法中在GaAs缓冲层的表面沉积Al0.98Ga0.02As层的结构示意图；图7为本专利技术第二实施例提供的DBR结构芯片的制备方法中在MQW层和Al0.98Ga0.02As层的表面沉积GaAs防渗层的结构示意图；图8为本专利技术第二实施例提供的DBR结构芯片的制备方法中在GaAs防渗层的表面沉积P-DBR全覆盖层的结构示意图；图9为本专利技术第二实施例提供的DBR结构芯片的制备方法中用图形化光刻将P-DBR全覆盖层蚀刻形成与MQW层图形一样的P-DBR层的结构示意图。图标：100-DBR结构芯片；101-GaAs衬底；102-N-DBR层；103-GaAs缓冲层；104-MQW全覆盖层；105-MQW层；106-Al0.98Ga0.02As层；107-GaAs防渗层；108-P-DBR全覆盖层；109-P-DBR层；110-电极。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在本文档来自技高网...

【技术保护点】
1.一种DBR结构芯片，其特征在于，其包括GaAs衬底、N‑DBR层、GaAs缓冲层、MQW层、Al0.98Ga0.02As层、GaAs防渗层、P‑DBR层以及电极；所述N‑DBR层和GaAs缓冲层依次从下至上生长于所述衬底的表面，所述MQW层和所述Al0.98Ga0.02As层均生长于所述GaAs缓冲层的表面，所述Al0.98Ga0.02As层连接至所述MQW层的侧壁的两端，所述GaAs防渗层生长于所述MQW层和所述Al0.98Ga0.02As层的表面，所述P‑DBR层生长于所述GaAs防渗层的表面且与所述MQW层的图形对应，所述电极制作于所述GaAs防渗层的表面。

【技术特征摘要】
1.一种DBR结构芯片，其特征在于，其包括GaAs衬底、N-DBR层、GaAs缓冲层、MQW层、Al0.98Ga0.02As层、GaAs防渗层、P-DBR层以及电极；所述N-DBR层和GaAs缓冲层依次从下至上生长于所述衬底的表面，所述MQW层和所述Al0.98Ga0.02As层均生长于所述GaAs缓冲层的表面，所述Al0.98Ga0.02As层连接至所述MQW层的侧壁的两端，所述GaAs防渗层生长于所述MQW层和所述Al0.98Ga0.02As层的表面，所述P-DBR层生长于所述GaAs防渗层的表面且与所述MQW层的图形对应，所述电极制作于所述GaAs防渗层的表面。2.根据权利要求1所述的DBR结构芯片，其特征在于，所述N-DBR层和所述P-DBR层均包括重叠生长的多对复合层，每一对所述复合层均包括重叠生长的AlGaAs层和AlAs层；多对所述复合层以相同的重叠方式生长；优选地，所述AlGaAs层和所述AlAs层的厚度均为5-10nm；优选地，所述N-DBR层包括重叠生长的35-40对所述复合层；优选地，所述P-DBR层包括重叠生长的15-25对所述复合层。3.根据权利要求1所述的DBR结构芯片，其特征在于，所述MQW层和所述Al0.98Ga0.02As层的厚度保持一致，均为25-35nm。4.根据权利要求1所述的DBR结构芯片，其特征在于，所述MQW层的对数为3-5对。5.根据权利要求1所述的DBR结构芯片，其特征在于，所述GaAs防渗层的厚度为5-15nm。6.一种DBR结构芯片的制备方法，其特征在于，其包括以下步骤：在GaAs衬底的表面生长N-DBR层，在所述N-DBR层的表面生长GaAs缓冲层；在所述GaAs缓冲层的表面生长MQW全覆盖层，接着用图形化光刻将所...

【专利技术属性】
技术研发人员：贾钊，杨宏杰，马祥柱，张国庆，陈凯轩，
申请(专利权)人：扬州乾照光电有限公司，
类型：发明
国别省市：江苏,32