除法函数实现方法、电路、芯片以及系统技术方案

本申请涉及一种除法函数实现方法、电路、芯片以及系统。所述方法包括：获取待处理除法函数的变量值；将变量值输入二阶函数处理模型，得到二阶函数值；将变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值；获取二阶函数值与二阶非线性插值函数值的乘积，将乘积作为待处理除法函数的函数值输出，本发明专利技术通过二阶函数处理模型对待处理除法函数进行初始近似计算，再通过二阶非线性插值函数处理模型对待处理除法函数进行精确计算，其中，二阶函数处理模型采用了二阶函数实现，提高了除法函数计算的精度；二阶非线性插值函数处理模型中的系数具备对称性质，大大减少了处理器在进行除法函数运算时对硬件资源的占用。

【技术实现步骤摘要】
除法函数实现方法、电路、芯片以及系统
本申请涉及数据处理
，特别是涉及一种除法函数实现方法、电路、芯片以及系统。
技术介绍
基本算术运算是数学计算的基础，也是计算机进行复杂计算的前提，除法函数作为一类最基本的算术运算函数，它在数字信号处理、图像处理、坐标轴转换以及科学计算中都有广泛而且重要的应用。虽然处理器的性能随着工艺技术的进步而逐年提升，但是处理器在进行除法函数运算时其运算过程依然需要耗费大量的计算时间。例如，一个浮点除法可能需要20到30个计算周期，远高于乘法器所需要的4到5个计算周期。传统技术上既有通过软件方法来实现除法计算，也有基于硬件电路来实现除法计算，其中，通过硬件电路来实现除法计算的方法，如基于牛顿-拉夫生除法函数硬件实现除法计算方法，但是，在实现过程中，专利技术人发现传统技术至少有以下问题：在保证较高的计算精度时，消耗的硬件资源多，造成计算成本高。
技术实现思路
基于此，有必要针对上述技术问题，提供一种能够提高计算精度，减少硬件资源消耗，降低计算成本的除法函数实现方法、电路、芯片以及系统。一种除法函数实现方法，包括以下步骤：获取待处理除法函数的变量值；将变量值输入二阶函数处理模型，得到二阶函数值；将变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值；获取二阶函数值与二阶非线性插值函数值的乘积，将乘积作为待处理除法函数的函数值输出。在其中一个实施例中，在获取待计算除法函数的变量值的步骤之前，还包括：对待处理除法函数进行变换处理，得到落入预设范围内的变量值。在其中一个实施例中，在将变量值输入二阶函数处理模型，得到二阶函数值的步骤中，二阶函数处理模型基于以下步骤，得到二阶函数值：对一次项系数与变量值求积，得到一次项乘积；对二次项系数与变量值的平方求积，得到二次项乘积；对一次项乘积、二次项乘积与常数项系数求和，得到二阶函数值。在其中一个实施例中，常数项系数为1；一次项系数为二次项系数为在其中一个实施例中，在将变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值的步骤中，基于以下公式，得到二阶非线性插值函数值：S2(x)＝l2，i+j2，ixw-c2，ixw2其中，基于以下公式，得到插值节点xw：xw＝fract(2n·x)其中，xw表示S2(x)的插值节点；i表示第i个插值间隔；l2,i表示S2(x)的常数项；j2,i表示S2(x)的一次项系数；c2,i表示S2(x)的二次项系数；w为插值节点的标识表示插值间隔的个数；n代表正整数；fract取小数部分函数。另一方面，还提供了一种除法函数实现电路，包括二阶函数电路、二阶非线性插值函数电路以及第一乘法器；第一乘法器的第一输入端连接二阶函数电路的输出端、第二输入端连接二阶非线性插值函数电路的输出端；二阶函数电路、二阶非线性插值函数电路的输入端外接输入电路；二阶函数电路，用于运行二阶函数处理模型，处理待处理除法函数的变量值，得到二阶函数值；二阶非线性插值函数电路，用于运行二阶非线性插值函数处理模型，处理待处理除法函数的变量值，得到二阶非线性插值函数值；第一乘法器，用于获取二阶函数值与二阶非线性插值函数值的乘积，将乘积作为待处理除法函数的函数值输出。在其中一个实施例中，二阶函数电路包括依次连接的第一减法器、第二乘法器、第一右移器和第二减法器；第一减法器、第二乘法器的输入端分别连接输入电路；第二减法器的输出端连接第一乘法器的第一输入端。在其中一个实施例中，二阶非线性插值函数电路包括储存器、第三减法器、第三乘法器、第四乘法器、第一加法器、第二加法器，选择器以及平方器；储存器包括第一储存单元、第二储存单元以及第三储存单元；第一储存单元、第二储存单元、第三储存单元和平方器的输入端以及第三乘法器的第一输入端分别连接输入电路；第三减法器的第一输入端连接第一储存单元的输入端、第二输入端连接第三乘法器的输出端，输出端连接选择器的第一输入端；第一加法器的第一输入端连接第三乘法器的输出端、第二输入端连第一储存单元的输出端、输出端连接选择器的第二输入端；第三乘法器的第二输入端连接第二储存单元的输出端；第四乘法器的第一输入端连接第三储存单元的输出端、第二端连接平方器的输出端、输出端连接第二加法器的第一输入端；第二加法器的第二输入端连接选择器的输出端、输出端连接第一乘法器的第二输入端。另一方面，还提供了一种芯片，包括如上所述的除法函数实现电路。另一方面，还提供了一种除法函数实现系统，包括上位机、输入电路、输出电路以及如上所述的芯片；芯片连接上位机、输入电路以及输出电路。上述技术方案中的一个技术方案具有如下优点和有益效果：利用二阶函数处理模型和二阶非线性插值函数处理模型的乘积替代待处理除法函数，利用二阶函数处理模型和二阶非线性插值函数处理模型的相乘对待处理除法函数进行精确计算，本专利技术通过二阶函数处理模型对待处理除法函数进行初始近似计算，再通过二阶非线性插值函数处理模型对待处理除法函数进行精确计算，其中，二阶函数处理模型采用了二阶函数实现，提高了除法函数计算的初始精度；由于二阶函数处理模型的采用，使二阶非线性插值函数处理模型中的系数具备对称性质，从而大大减少了处理器在进行除法函数运算时对内存空间的占用，因此，本专利技术在保证高计算精度的情况下还减少了处理器对内存资源的使用，即提升了计算精度，降低了计算成本。附图说明图1为传统技术中基于查找表和牛顿-拉夫生方法的除法函数硬件实现电路；图2为一个实施例中除法函数实现方法的流程示意图；图3为另一个实施例中除法函数实现方法的流程示意图；图4为在一个实施例中本专利技术除法函数实现电路的结构示意图；图5为在一个实施例中本专利技术除法函数实现电路的电路结构图；图6为在一个实施例中本专利技术除法函数实现电路的计算精度设计步骤流程图；图7为在另一个实施例中本专利技术除法函数实现电路的电路结构图；图8为在一个实施例中本专利技术除法函数实现系统的结构示意图；图9为一个实施例中除法函数硬件实现装置的结构框图；图10为另一个实施例中除法函数硬件实现装置的结构框图；图11为一个实施例中计算机设备的内部结构图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。本专利技术除法函数实现方法、装置以及计算机设备一具体应用场景：传统技术常采用查找表和牛顿-拉夫生方法来实现除法函数运算，其中，牛顿法是乘法技术的一种，它是一种线性化的方法，通过把非线性的问题转换为线性方程来进行求解，具体的，基于牛顿-拉夫生(Newton-Raphson)的除法函数实现方法表述如下：设方程f(y)＝0有近似根yn，将函数f(y)在yn处作一阶展开有式(1)成立。当f(y)＝0时，可以得到式(2)，即可推出式(3)为一阶牛顿迭代法的迭代公式。一阶牛顿法具有平方的收敛特性，事实上如果对式(1)作更高阶的近似，则可以得到高阶牛顿法，相应的其收敛特性也会更快，但其复杂度更高。通常采用式(3)的一阶牛顿法作为除法函数的基本迭代公式。f(y)≈f(yn)+f′(yn)(y-yn)(1)f(yn)+f′(yn)(y-yn)＝0(2)yn+1＝yn-f′(yn)/f(yn本文档来自技高网...

【技术保护点】
1.一种除法函数实现方法，其特征在于，包括以下步骤：获取待处理除法函数的变量值；将所述变量值输入二阶函数处理模型，得到二阶函数值；将所述变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值；获取所述二阶函数值与所述二阶非线性插值函数值的乘积，将所述乘积作为所述待处理除法函数的函数值输出。

【技术特征摘要】
1.一种除法函数实现方法，其特征在于，包括以下步骤：获取待处理除法函数的变量值；将所述变量值输入二阶函数处理模型，得到二阶函数值；将所述变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值；获取所述二阶函数值与所述二阶非线性插值函数值的乘积，将所述乘积作为所述待处理除法函数的函数值输出。2.根据权利要求1所述的除法函数实现方法，其特征在于，在所述获取待计算除法函数的变量值的步骤之前，还包括：对所述待处理除法函数进行变换处理，得到落入预设范围内的所述变量值。3.根据权利要求1或2所述的除法函数实现方法，其特征在于，在所述将所述变量值输入二阶函数处理模型，得到二阶函数值的步骤中，所述二阶函数处理模型基于以下步骤，得到所述二阶函数值：对一次项系数与所述变量值求积，得到一次项乘积；对二次项系数与所述变量值的平方求积，得到二次项乘积；对所述一次项乘积、二次项乘积与常数项系数求和，得到所述二阶函数值。4.根据权利要求3所述的除法函数实现方法，其特征在于，所述常数项系数为1；所述一次项系数为所述二次项系数为5.根据权利要求4所述的除法函数实现方法，其特征在于，在将所述变量值输入二阶非线性插值函数处理模型，得到二阶非线性插值函数值的步骤中，基于以下公式，得到所述二阶非线性插值函数值：S2(x)＝l2,i+j2,ixw-c2,ixw2其中，基于以下公式，得到所述插值节点xw：xw＝fract(2n·x)其中，xw表示S2(x)的插值节点；i表示第i个插值间隔；l2,i表示S2(x)的常数项；j2,i表示S2(x)的一次项系数；c2,i表示S2(x)的二次项系数；w为插值节点的标识表示插值间隔的个数；n代表正整数；fract取小数部分函数。6.一种用于运行权利要求1至5任意一项所述的除法函数实现方法的除法函数实现电路，其特征在于，包括二阶函数电路、二阶非线性插值函数电路以及第一乘法器；所述第一乘法器的第一输入端连接所述二阶函数电路的输出端、第二输入端连接所述二阶非线性插值函数电路的输出端；所述二阶函数电路、所述二...

【专利技术属性】
技术研发人员：罗军，罗宏伟，王小强，吕宏峰，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，
类型：发明
国别省市：广东,44