一种数模混合输入的、电荷域的模拟乘加器电路制造技术

本发明专利技术公开了一种数模混合输入的、电荷域的模拟乘加器电路，其特征在于，包括：N个相同的乘法单元，各乘法单元独立完成乘法运算，各乘法单元的输出端连接在一起，实现加法运算。该方法将神经网络中占用面积最大、功耗最大的乘加部分用基于电荷搬移原理的模拟电路实现，运算时不存在静态电流，从而大大减小功耗，同时提高了线性度，而且具有可扩展性。

【技术实现步骤摘要】
一种数模混合输入的、电荷域的模拟乘加器电路
本专利技术涉及半导体集成电路领域，尤其涉及一种数模混合输入的、电荷域的模拟乘加器电路。
技术介绍
人工神经网络是目前人工智能领域的一大研究热点，其在模式识别、自动控制、预测估计等领域已成功地解决了许多现代计算机难以解决的实际问题。随着所需解决问题复杂度的提高，神经网络计算量也陡增，这样对大数据进行快速低功耗地计算就变得至关重要。以最常用的卷积神经网络(CNN)为例，一次运算中存在着大量的乘加运算，传统的数字方法实现乘法随着乘数比特位的增加，存在着占用面积大、功耗大等缺点，而模拟乘加器的研究旨在解决这些问题。模拟电路实现加法非常简单，只需将输出电流连接到一点即可。因此，模拟乘加器的关键在乘法器的实现，最通常的做法是采用吉尔伯特单元及其改进电路(M.Holler,S.Tam,H.Castro,andR.Benson,“Anelectricallytrainableartificialneuralnetwork(ETANN)with10240floatinggatesynapses,”inProc.Int.JointConf.NeuralNetworks,Washington,June1989,pp.191–196.)。它的尾电流管为浮栅晶体管，用来存储权重，通过MOS管的电流电压特性得到差分电流输出正比于差分输入与权重的乘积，从而实现乘法。但这种结构存在一个缺点就是存在静态电流，没有从根本上解决功耗问题，而且线性度也不够好。
技术实现思路
本专利技术的目的是提供一种数模混合输入的、电荷域的模拟乘加器电路，将神经网络中占用面积最大、功耗最大的乘加部分用基于电荷搬移原理的模拟电路实现，运算时不存在静态电流，从而大大减小功耗，同时提高了线性度，而且具有可扩展性。本专利技术的目的是通过以下技术方案实现的：一种数模混合输入的、电荷域的模拟乘加器电路，包括：N个相同的乘法单元，各乘法单元独立完成乘法运算，各乘法单元的输出端连接在一起，实现加法运算。每一乘法单元分为四个比特位，每个比特位内部结构都相同，不同的是MOS电容和平行板电容的大小，高比特是次高比特的双倍复制，即电容值扩大两倍。每个比特位包括四个结构相同且输入信号不同的基本单元；每一基本单元由开关电路以及乘法运算电路组成；所述开关电路包括：PMOS开关M1、NMOS开关M2、NMOS开关M3、PMOS开关M4以及NMOS开关M5；所述乘法运算电路包括：串联在一起的MOS电容和平行板电容；其中，所述MOS电容短接的源漏极通过PMOS开关M1接到VDD，通过NMOS开关M2接到GND上，PMOS开关M1以及NMOS开关M2的栅极连在一起由外部输入的数字信号X控制；所述MOS电容的栅极与所述平行板电容的上极板的连接处，通过NMOS开关M3连接到外部的模拟输入信号W，通过PMOS开关M4连接到VDD，NMOS开关M3与PMOS开关M4的栅极由外部时序电路的输出信号控制；所述平行板电容下极板通过NMOS开关M5接到GND，NMOS开关M5的栅极也由外部时序电路的输出信号控制。在一个比特位里，左右两个基本单元的平行板电容的下极板连接在一起，模拟输入信号W互为差分信号，而且PMOS开关M1与NMOS开关M2的控制信号反相；上下两个基本单元的模拟输入信号W相同，而且PMOS开关M1与NMOS开关M2的控制信号反相。乘法单元的上、下两半部分中基本单元内的平行板电容的下极板都分别连接在一起，通过同一个NMOS开关连接到GND，即共用NMOS开关M5。由上述本专利技术提供的技术方案可以看出，(1)基于电荷搬移的计算架构，没有静态电流，计算功耗低；(2)差分权重输入差分输出，线性度高；(3)可扩展成更多的乘法单元，每个乘法单元也可扩展成更多比特。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本专利技术实施例提供的一种数模混合输入的、电荷域的模拟乘加器电路的示意图；图2为本专利技术实施例提供的乘法单元的电路图；图3为本专利技术实施例提供的乘法单元中的基本单元的电路图；图4为本专利技术实施例提供的MOS电容值与电压的关系曲线图；图5为本专利技术实施例提供的乘加器电路中乘法单元中的基本单元的状态变化图；图6为本专利技术实施例提供的乘加器电路中乘法单元中的单比特的详细电路图；图7为本专利技术实施例提供的乘法单元的输入输出线性关系图。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。图1为本专利技术实施例提供的一种数模混合输入的、电荷域的模拟乘加器电路的示意图。如图1所示，其主要包括：N个相同的乘法单元，各乘法单元独立完成乘法运算，各乘法单元的输出端连接在一起，实现加法运算。本实施例中，可以设定N＝16，但具体取值可以根据实际情况来调整。本专利技术实施例中，每一乘法单元输入的数字信号可以是4bit，因此，可以将每一乘法单元分为四个比特位，每个比特位内部结构都相同，不同的是MOS电容和平行板电容的大小，高比特是次高比特的双倍复制，即电容值扩大两倍，如图2所示。本专利技术实施例中，每个比特位包括四个结构相同但输入信号不同的基本单元；每一基本单元由开关电路以及乘法运算电路组成；所述开关电路由多个MOS开关构成，实现模拟权重输入的控制、数字输入的控制以及运算结果的读出；所述乘法运算电路由一个MOS电容和一个电容值较小的平行板电容(可以用MIM电容实现)串联构成，实现电荷域的乘法运算。如图3所示，每个比特位包括四个结构相同且输入信号不同的基本单元；每一基本单元由开关电路以及乘法运算电路组成；所述开关电路包括：PMOS开关M1、NMOS开关M2、NMOS开关M3、PMOS开关M4以及NMOS开关M5；所述乘法运算电路包括：串联在一起的MOS电容和平行板电容；其中，所述MOS电容短接的源漏极通过PMOS开关M1接到VDD，通过NMOS开关M2接到GND上，PMOS开关M1以及NMOS开关M2的栅极连在一起由外部输入的数字信号X控制；所述MOS电容的栅极与所述平行板电容的上极板的连接处，通过NMOS开关M3连接到外部的模拟输入信号W，通过PMOS开关M4连接到VDD，NMOS开关M3开关与PMOS开关M4的栅极由外部时序电路的输出信号控制；所述平行板电容下极板通过NMOS开关M5接到GND，NMOS开关M5的栅极也由外部时序电路的输出信号控制。本专利技术实施例中，在一个比特位里，左右两个基本单元的平行板电容的下极板连接在一起，模拟输入信号W互为差分信号，而且PMOS开关M1与NMOS开关M2的控制信号反相；上下两个基本单元的模拟输入信号W相同，而且PMOS开关M1与NMOS开关M2的控制信号反相。本专利技术实施例中，乘法单元的上、下两半部分中基本单元内的平行板电容的下极板都分别连接在一起，通过同一个NMOS开本文档来自技高网...

【技术保护点】
一种数模混合输入的、电荷域的模拟乘加器电路，其特征在于，包括：N个相同的乘法单元，各乘法单元独立完成乘法运算，各乘法单元的输出端连接在一起，实现加法运算。

【技术特征摘要】
1.一种数模混合输入的、电荷域的模拟乘加器电路，其特征在于，包括：N个相同的乘法单元，各乘法单元独立完成乘法运算，各乘法单元的输出端连接在一起，实现加法运算。2.根据权利要求1所述一种数模混合输入的、电荷域的模拟乘加器电路，其特征在于，每一乘法单元分为四个比特位，每个比特位内部结构都相同，不同的是MOS电容和平行板电容的大小，高比特是次高比特的双倍复制，即电容值扩大两倍。3.根据权利要求2所述一种数模混合输入的、电荷域的模拟乘加器电路，其特征在于，每个比特位包括四个结构相同且输入信号不同的基本单元；每一基本单元由开关电路以及乘法运算电路组成；所述开关电路包括：PMOS开关M1、NMOS开关M2、NMOS开关M3、PMOS开关M4以及NMOS开关M5；所述乘法运算电路包括：串联在一起的MOS电容和平行板电容；其中，所述MOS电容短接的源漏极通过PMOS开关M1接到VDD，通过NMOS开关M2接到GND上，PMOS开关M1以及NMOS开关M2的栅极连在一起由...

【专利技术属性】
技术研发人员：吴枫，许磊，张勇东，陈松，葛阳洋，陈闽强，杨艳君，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽,34