一种4X RapidIO的应用验证系统及其验证方法，包括FPGA与1601P，通过2片CDCM6208产生14对精确差分时钟；所述的1601P互联XC6VSX475T，对XC6VSX475T的4个RapidIO Bank按4X的工作模式进行设置；所述的1601P与XC6VSX475T通过samtec接插件分别将2路4X RapidIO引出，并通过专用线缆进行互联测试，samtec接插件之间通过专用线缆进行自联测试。本发明专利技术不仅能够满足不同工作模式下对差分时钟的需求，而且能够满足对1X/4X兼容和混用的验证，还能够实现对RapidIO的器件/板间互联应用的验证。
【技术实现步骤摘要】
一种4XRapidIO的应用验证系统及其验证方法
本专利技术属于集成电路开发领域，涉及一种4XRapidIO的应用验证系统及其验证方法。
技术介绍
1601P是一款常态的17核处理器，集成PPC、片上网络、DDR和RapidIO等多个功能模块或高速通信接口，在1601P中集成的4路4XRapidIO高速通信接口可以单路4X模式使用，也可以单路1X模式使用，还可以工作在1X/4X混合模式下，增加了系统集成的灵活性。但在前期的验证芯片-协处理器中，设计的是4路1X，采用与TMS320C6678的4路1XRapidIO互联，利用一片CDCE62005为4路1XRapidIO提供参考时钟进行应用验证，通常针对4XRapidIO的验证也只是采取两个器件间的相应通道的互联验证，如图1所示，图中D_R_1-D_R_4为TMS320C6678的4路1XRapiIO；P_R_1-P_R_4为1601C的4路1XRapidIO；C_D_CLK_1-C_D_CLK_4为CDCE62005为1601C提供的4路125MHz的高精度差分参考时钟，D_D_CLK为CDCE62005为TMS320C6678提供的1路125MHz的高精度差分时钟。以往的设计结构存在以下几个方面的问题：首先，通过差分时钟产生电路分别为每路RapidIO提供时钟源，不能验证4XRapidIO接口对差分时钟的不同需求。其次，通过两个器件间相应管脚的互联，没有考虑1X与4X兼容和混合使用的应用验证设计。最后，器件之间的互联只是基本地验证了设计功能，并不能覆盖实际使用中板间互联的全面验证，因为没有设计不同的连接方式，在出现问题时没有对比，不能很快定位问题，不便于问题的排查。
技术实现思路
本专利技术的目的在于针对上述现有技术中的问题，提供一种4XRapidIO的应用验证系统及其验证方法，该系统不仅能够满足不同工作模式下对差分时钟的需求，而且能够满足对1X/4X兼容和混用的验证，还能够实现对RapidIO的器件/板间互联应用的验证。为了实现上述目的，本专利技术4XRapidIO的应用验证系统：包括FPGA与1601P，通过时钟芯片产生14对精确差分时钟，为FPGA的4个RapidIOBank提供4对差分时钟、为1601P的其中2路RapidIO分别提供4对差分时钟，并为1601P的另外2路RapidIO提供2对差分时钟；1601P与FPGA互联，对FPGA的4个RapidIOBank按4X的工作模式进行设置，根据1601P的RapidIO工作模式配置FPGA的RapidIOBank工作模式；1601P与FPGA通过接插件将2路4XRapidIO引出，并进行互联测试，接插件之间进行自联测试。所述的时钟芯片采用2片CDCM6208，FPGA选用XC6VSX475T，接插件选用samtec连接器；通过EPLSP-019-1000线缆完成1601P与XC6VSX475T的互联测试以及接插件之间的自联测试。通过两根线缆分别对1601P与XC6VSX475T之间的samtec接插件进行互联，且两根专用线缆等长。所述的每片CDCM6208提供8对高精度差分时钟对，选用外部配置模式，产生8对相同的125MHz差分时钟对。所述的时钟芯片对其时钟源和供电模块设置有滤波和抗干扰电路。所述的时钟芯片在时钟传输路径上设置有滤波和抗干扰电路。所述用于对1601P与FPGA进行互联测试的专用线缆上，在靠近接收端设置有滤波电容。所述的1601P与接插件之间相连的线路上，在靠近接收端设置有滤波电容。所述的1601P、FPGA以及时钟芯片集成在同一块PCB板上。本专利技术4XRapidIO的应用验证方法，包括以下内容：1)通过时钟芯片根据所需差分时钟对的数量进行RapidIO差分参考时钟源设计；2)验证1601P的RapidIO对差分参考时钟的驱动能力；与FPGA板内互联的1601P的第1路4XRapidIO按4路1X模式为每路1X提供一个差分时钟，与FPGA板内互联的1601P的第2路4XRapidIO按1路4X模式提供一个差分时钟，与接插件相连的1601P的第3路4XRapidIO按4路1X的模式为每路1X提供一个差分时钟，与接插件相连的1601P的第4路4XRapidIO按1路4X模式提供一个差分时钟；3)在进行RapidIO传输线的布局与布线设计时，每个4XRapidIO的传输线按差分传输线进行阻抗匹配和等长布线，且在接近接收端的线路终端位置进行高频信号的抗干扰设计；4)在进行接插件管脚定义时，使1601P有一个4X输出、一个4X输入；FPGA有一个4X输出、一个4X输入；在验证过程中进行1601P-1601P、1601P-FPGA以及FPGA-FPGA的RapidIO互联通信模式，在出现问题时通过进行对比分析，快速定位问题；5)当1601P工作在1X模式时，设计FPGA代码，形成4路RapidIO功能IP，并配置成1X模式，验证1601P的1XRapidIO通信功能；当1601P工作在4X模式时，设计FPGA代码，形成1路4XRapidIO功能IP，并配置成4X模式，验证1601P的4XRapidIO通信功能。与现有技术相比，本专利技术具有如下的有益效果：采用差分时钟的分配、1X/4X混合使用以及器件/板间互联方式，利用2片CDCM6208提供14对差分时钟，分别满足不同工作模式下对差分时钟的验证需求。采用FPGA与1601P互联，通过配置FPGA的RapidIOBank工作模式，验证1601P上RapidIO的1X/4X兼容及混用工作模式。1601P与XC6VSX475T通过samtec接插件将4XRapidIO引出，通过线缆实现FPGA_RapidIO-1601P_RapidIO、FPGA_RapidIO-FPGA_RapidIO、1601P_RapidIO-1601P_RapidIO的互联测试。本专利技术能够全面验证RapidIO的设计功能，为问题的排查和后续的系统集成提供了设计经验和应用示例。进一步的，本专利技术用于对1601P与XC6VSX475T进行互联的线缆上，在靠近接收端设置有滤波电容，1601P与samtec接插件之间相连的线路上，在靠近接收端设置有滤波电容，使得在验证不同工作模式对差分时钟源的需求时，确保时钟源的纯净性，增强信号完整性。附图说明图1现有的4路1XRapidIO应用验证示意图；图2本专利技术设计的4路4XRapidIO应用验证系统示意图；图3本专利技术设计的1601P最小系统示意图；图4本专利技术差分时钟电路CDCM6208的应用示意图；图5本专利技术设计的XC6VSX475T最小系统示意图；图6本专利技术设计的1601P与XC6VSX475T连接示意图；图7本专利技术差分时钟源的抗干扰设计电路图；图8本专利技术差分时钟传输路径上的抗干扰设计电路图；图9本专利技术中针对器件间RapidIO互联信号完整性设计电路图；图10本专利技术中针对器件与接插件间信号完整性设计电路图；图11本专利技术设计的1601P应用验证板结构示意图；具体实施方式下面结合附图对本专利技术做进一步的详细说明。参见图2，本专利技术的4XRapidIO应用验证系统，在结构上包括1601P最小系统、2片CDCM6208、XC6VSX475T最小系统、4本文档来自技高网...
【技术保护点】
1.一种4X RapidIO的应用验证系统，其特征在于：包括FPGA与1601P，通过时钟芯片产生14对精确差分时钟，为FPGA的4个RapidIO Bank提供4对差分时钟、为1601P的其中2路RapidIO分别提供4对差分时钟，并为1601P的另外2路RapidIO提供2对差分时钟；1601P与FPGA互联，对FPGA的4个RapidIO Bank按4X的工作模式进行设置，根据1601P的RapidIO工作模式配置FPGA的RapidIO Bank工作模式；1601P与FPGA通过接插件将2路4X RapidIO引出，并进行互联测试，接插件之间进行自联测试。
【技术特征摘要】
1.一种4XRapidIO的应用验证系统，其特征在于：包括FPGA与1601P，通过时钟芯片产生14对精确差分时钟，为FPGA的4个RapidIOBank提供4对差分时钟、为1601P的其中2路RapidIO分别提供4对差分时钟，并为1601P的另外2路RapidIO提供2对差分时钟；1601P与FPGA互联，对FPGA的4个RapidIOBank按4X的工作模式进行设置，根据1601P的RapidIO工作模式配置FPGA的RapidIOBank工作模式；1601P与FPGA通过接插件将2路4XRapidIO引出，并进行互联测试，接插件之间进行自联测试。2.根据权利要求1所述4XRapidIO的应用验证系统，其特征在于：所述的时钟芯片采用2片CDCM6208，FPGA选用XC6VSX475T，接插件选用samtec连接器；通过EPLSP-019-1000线缆完成1601P与XC6VSX475T的互联测试以及接插件之间的自联测试。3.根据权利要求2所述4XRapidIO的应用验证系统，其特征在于：通过两根线缆分别对1601P与XC6VSX475T之间的samtec接插件进行互联，且两根专用线缆等长。4.根据权利要求2所述4XRapidIO的应用验证系统，其特征在于：所述的每片CDCM6208提供8对高精度差分时钟对，选用外部配置模式，产生8对相同的125MHz差分时钟对。5.根据权利要求1所述4XRapidIO的应用验证系统，其特征在于：所述的时钟芯片对其时钟源和供电模块设置有滤波和抗干扰电路。6.根据权利要求1或5所述4XRapidIO的应用验证系统，其特征在于：所述的时钟芯片在时钟传输路径上设置有滤波和抗干扰电路。7.根据权利要求1所述4XRapidIO的应用验证系统，其特征在于：所述用于对1601P与FPGA进行互联测试的专用线缆上，在靠近接收端设...
【专利技术属性】
技术研发人员：张群，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。