SOI放大器制造技术

本发明专利技术提供一种SOI放大器，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。本发明专利技术可以使得SOI放大器能够在较高的直流电压VDD下正常工作，且电路的线性度提高。

SOI amplifier

The invention provides a SOI amplifier, comprising N transistors M1, M2,... MN, N are integers greater than or equal to 1, the gate of transistor M1 is connected with external AC signal source, the drain of transistor MN is connected with AC output terminal, and the transistor M2, M3,... The gates of each transistor in MN are separately incorporated into the ground capacitance C2, C3,... CN. The invention can make the SOI amplifier work normally under high DC voltage VDD, and the linearity of the circuit is improved.

【技术实现步骤摘要】
SOI放大器
本专利技术涉及一种放大器，尤其涉及SOI放大器。
技术介绍
一般体硅工艺的NMOS管横截面图如图1(a)所示，其中重掺杂的源极S和漏极D的N阱做在P型衬底10上，因此在源极S和漏极D与P型衬底10之间分别存在寄生二极管11，12。图1(b)是典型的二极管I-V曲线图，当PN结正向导通时，电流呈指数规律急剧增加，而当反向电压超过击穿电压(BV)时，二极管则反向导通。在体硅工艺设计串联(堆叠)结构的放大器时，存在电压承受能力受限的问题，这是因为：如图2(a)所示是堆叠NMOS管所形成的放大器电路图，图2(b)所示是堆叠NMOS管所形成的放大器电路的横截面结构图，其中d1～dM是各个NMOS管的源极和漏极与P型衬底10之间的寄生二极管。图2(b)中，S1，G1，D1分别是指NMOS管M1的源极、栅极、漏极，以此类推，SN，GN，DN分别是指NMOS管MN的源极、栅极、漏极。随着堆叠的NMOS管个数N的增加，为了使得NMOS管M1、M2…MN都工作在饱和工作区，VDD工作电压也需要随之增加，但是还要保证在a1、a2…aN点两两之间的相邻电压差需小于M1、M2…MN管的漏-源击穿电压。该结构在小信号(低电压)情况下具有高输出阻抗，高增益等特点。但是在大信号(高电压)情况下，当叠加在直流电压VDD上的输出端aN节点峰值信号大于aN节点二极管dM的反向击穿电压时，二极管dM被反向击穿。这时输出信号通过击穿的二极管导通到衬底10，存在一个到地的低导通电阻通路，如此，放大器不能正常工作，增益变小，线性度变差。由于体硅工艺NMOS堆叠结构中存在的寄生二极管的反向击穿电压的限制，堆叠器件的个数不可能无限制的增加，从而限制了在更高的工作电压VDD下进行工作的可能性。
技术实现思路
针对上述问题，本专利技术提供一种SOI放大器，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。所述接地电容C2，C3，……CN中的每个电容的电容值使得所述晶体管M2，M3，……MN中的每个晶体管的漏极和源极之间的电压小于每个晶体管的击穿电压，其中，所述每个晶体管的击穿电压是相同的。所述晶体管M2，M3，……MN中的每个晶体管的栅极分别连接开路电阻R2，R3，……RN的一端，且所述开路电阻R2，R3，……RN中的每个开路电阻的另一端分别与各自的第一外部直流电源连接。所述晶体管M1的栅极与第二外部直流电源连接，使得所述晶体管M1的漏极和源极之间的电压小于所述晶体管M1的击穿电压。所述晶体管M1，M2，……MN都是NMOS管。在所述晶体管M1，M2，……MN的每个晶体管的源极和漏极与P型衬底之间设置有绝缘层。本专利技术中，在串联(堆叠)较多晶体管的情况下，通过调节每个晶体管的栅极并入的接地电容的电容值，可以确保每个晶体管都正常工作在饱和区中，从而使得整个放大器能够在较高的直流电压VDD下正常工作。另外，在承受同等电压压力的情况下，通过串联更多的晶体管，每个晶体管更趋向于工作在小信号(低电压)区域，从而使得电路的线性度较好。附图说明图1(a)是体硅工艺的NMOS管横截面图；图1(b)是典型的二极管I-V曲线图；图2(a)是体硅工艺堆叠NMOS管形成的放大器电路图；图2(b)是体硅工艺堆叠NMOS管形成的放大器电路的横截面图；图3是根据本专利技术的实施例的SOI工艺的NMOS管横截面图；图4是根据本专利技术的实施例SOI工艺堆叠NMOS管形成的SOI放大器电路图。具体实施方式下面结合附图对本专利技术的具体实施例进行详细说明。图3是根据本专利技术的实施例的SOI工艺的NMOS管横截面图，与传统的体硅工艺不同，在NMOS管30的源极S和漏极D与P型衬底31之间设置有绝缘层32，该绝缘层32例如是由二氧化硅构成。利用该绝缘层32，可以在物理上隔绝不同NMOS管之间的衬底的直接连接，也不存在上述现有技术中的寄生二极管。SOI工艺与现有的相同，这里不再详述。图4是根据本专利技术实施例的利用SOI工艺堆叠NMOS管形成的SOI放大器40电路图，如图4所示，该SOI放大器40包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数。其中，晶体管M1的栅极与外部交流信号源RFin连接，晶体管MN的漏极与交流输出端RFout连接。外部交流信号源RFin将交流信号输入SOI放大器40，通过N个晶体管的作用，最终从交流输出端RFout输出放大的交流信号。如图4所示，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN，且接地电容C2，C3，……CN中的每个电容的电容值使得晶体管M2，M3，……MN中的每个晶体管的漏极和源极之间的电压小于每个晶体管的击穿电压，其中，每个晶体管的击穿电压是相同的。这里，并入的接地电容C2，C3，……CN会分别改变点b1，b2，……bN处的阻抗值，由于每个晶体管中的电流值相同，点b1，b2，……bN处的电压就会随着各个电容值的改变而改变。以晶体管M2为例，其漏极的电压是图4中节点b2的电压Vb2，其源极的电压是图4中节点b1的电压Vb1，每个晶体管的击穿电压例如都是相同的VBD。调节电容C2的电容值，使得Vb2-Vb1<VBD，如此，晶体管M2才能正常工作在饱和区。如图4所示，在晶体管MN的漏极连接有工作电压VDD，与现有技术一样，VDD的电压值随着串联(堆叠)的晶体管的数目的增加而增加。在串联的晶体管的数目较多的情况下，工作电压VDD较大，此时，通过调节电容C2，C3，……CN中的每个电容的电容值，以满足条件Vbn-Vbn-1<VBD，从而使得M2，M3，……MN中的每个晶体管都能正常工作在饱和区。因此，本专利技术可以工作在更高的工作电压VDD下。此外，如图4所示，晶体管M2，M3，……MN中的每个晶体管的栅极分别连接开路电阻R2，R3，……RN的一端，且开路电阻R2，R3，……RN中的每个开路电阻的另一端分别与各自的第一外部直流电源(图未示)连接。另外，晶体管M1的栅极与第二外部直流电源(图未示)连接，使得晶体管M1的漏极和源极之间的电压小于晶体管M1的击穿电压VBD，即，Vb1<VBD。本专利技术的实施例中，例如，晶体管M1，M2，……MN都是NMOS管。本专利技术中，在串联(堆叠)较多晶体管的情况下，通过调节在每个晶体管的栅极所并入的接地电容的电容值，可以确保每个晶体管都正常工作在饱和区中，从而使得整个放大器在较高的工作电压VDD下也能够正常工作。另外，在承受同等电压压力的情况下，通过串联更多的晶体管，每个晶体管更趋向于工作在小信号(低电压)区域，从而使得电路的线性度被提高虽然经过对本专利技术结合具体实施例进行描述，对于本领域的技术技术人员而言，根据上文的叙述后作出的许多替代、修改与变化将是显而易见。因此，当这样的替代、修改和变化落入附后的权利要求的精神和范围之内时，应该被包括在本专利技术中。本文档来自技高网...

【技术保护点】
1.一种SOI放大器，其特征在于，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。

【技术特征摘要】
1.一种SOI放大器，其特征在于，包含N个串联的晶体管M1，M2，……MN，N是大于等于1的整数，晶体管M1的栅极与外部交流信号源连接，晶体管MN的漏极与交流输出端连接，其中，在晶体管M2，M3，……MN中的每个晶体管的栅极分别并入接地电容C2，C3，……CN。2.如权利要求1所述的SOI放大器，其特征在于，所述接地电容C2，C3，……CN中的每个电容的电容值使得所述晶体管M2，M3，……MN中的每个晶体管的漏极和源极之间的电压小于每个晶体管的击穿电压，其中，所述每个晶体管的击穿电压是相同的。3.如权利要求2所述的SOI放大器，其特征在于，所述晶体管M2，M3...

【专利技术属性】
技术研发人员：马杰，陆建华，李南，任栋，张侨，
申请(专利权)人：上海安其威微电子科技有限公司，
类型：发明
国别省市：上海,31