基于CMOS反相器和忆阻器构成的全加电路制造技术

本发明专利技术公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，异或门电路的输出端连接在第三反相器的上端，同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。其效果是：该电路使逻辑电路融合了计算存储功能，大幅减少了逻辑操作步骤，精简了电路所需元件，使电路成本进一步降低，提高电路的集成度。

【技术实现步骤摘要】
基于CMOS反相器和忆阻器构成的全加电路
本专利技术涉及忆阻器构成的逻辑电路，具体地讲，是一种基于CMOS反相器和忆阻器构成的全加电路。
技术介绍
1971年，有学者根据电路完备性理论提出了除电容，电感，电阻之外的第四种基本电路元件，称其为忆阻器，并描述了其物理特性。然而，忆阻器物理实物一直没有被研制出来，所以并没有引起研究学者太多的关注。2008年,HP实验室研究人员宣布研制出了世界上第一个忆阻器实物器件，立即引起了研究人员以及工业界的广泛关注。因其具有记忆特性，可以将计算结果存储于自身等优点，大批学者开始研究这种有记忆特性的基础电路元件在现代电路系统设计中的潜能，特别是在信息存储及逻辑运算等领域。现有技术中，有人将忆阻器与二极管相结合，提出了1T2M，2T2M存储结构替代原有的由6个二极管构成的随机存储单元。也有人用忆阻器构成随机阻变存储器，用于信息的存储。还有研究人员用忆阻器构成基础逻辑门电路，并基于此构建4M1M存储单元，用于信息存储。此外，也有大批学者将忆阻器用于逻辑运算，有人将电阻与忆阻器结合，提出了忆阻驱动门(MADGates)逻辑电路，实现了半加器以及全加器。然而，现本文档来自技高网...

【技术保护点】
1.一种基于CMOS反相器和忆阻器构成的全加电路，其特征在于，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，所述第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，所述异或门电路的输出端连接在第三反相器的上端，所述同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。

【技术特征摘要】
1.一种基于CMOS反相器和忆阻器构成的全加电路，其特征在于，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，所述第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，所述异或门电路的输出端连接在第三反相器的上端，所述同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。2.根据权利要求1所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，在所述和电压VSum的输出端连接有一个忆阻器RSum，在所述进位信号VCout输出端连接有一个忆阻器RCout。3.根据权利要求1或2所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述异或门电路中由两个忆阻器构成一个与门电路，另外两个忆阻器构成一个或门电路，所述与门电路的输出端接所述第一反相器的上端，所述或门电路的输出端接所述第一反相器的输入端，所述第一反相器的下端接低电平VL，第一反相器的输出端作为所述异或门电路的输出端。4.根据权利要求3所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述与门电路中两个忆阻器的负极相连作为输出端，一个忆阻器的正极接第一输入电压信号VA，另一个忆阻器的正极接第二输入电压信号VB。5.根据权利要求3所述的基于CMOS反相器和忆阻器构成的全加电路，其特征在于，所述或门电路中两个忆阻器的正极相连作为输出端，一个忆阻器的负极接第一输入电压信号VA，另一个忆阻器的负极接第二...

【专利技术属性】
技术研发人员：胡小方，杨辉，段书凯，王丽丹，
申请(专利权)人：西南大学，
类型：发明
国别省市：重庆,50