一种数字输出的电压峰值检测电路制造技术

本发明专利技术公开了一种数字输出的电压峰值检测电路，该电路采用电压跟随器、过零电压比较器、A/D转换器、寄存器、二进制数值比较器及三输入一输出的与门等电路实现数字输出的电压峰值检测，避免了传统方案中先用模拟的电压峰值检测电路获得峰值，再将模拟的电压峰值通过A/D转换电路获得数字输出。与现有技术相比，该电路简单可靠，适合高低频被测信号电压峰值到数字的转换，响应速度快，测量转换精度高，并且峰值检测电压动态范围大，最小可测μV量级的电压，数字兼性强适用于TTL、COMS等主要逻辑电路、动态能量损耗小。

A voltage peak detection circuit with digital output

The invention discloses a digital output voltage peak detection circuit, which adopts voltage follower, zero-crossing voltage comparator, A/D converter, register, binary numeric comparator and three-input-one-output and gate circuits to realize digital output voltage peak detection, avoiding analog electricity in traditional scheme. Voltage peak detection circuit gets the peak value, and then the analog peak value of voltage through the A / D conversion circuit to obtain digital output. Compared with the existing technology, the circuit is simple and reliable, suitable for converting the peak voltage of high and low frequency measured signal to digital, fast response speed, high measurement and conversion accuracy, and the dynamic range of peak detection voltage is large, the minimum measurable voltage is mu V magnitude. The digital facultative is strong for TTL, COMS and other main logic circuits, dynamic energy loss. It's less expensive.

【技术实现步骤摘要】
一种数字输出的电压峰值检测电路
本专利技术涉及一种电子电路结构，更具体地说涉及一种数字输出的电压峰值检测电路。
技术介绍
峰值检测器被广泛应用于核辐射探测、地质学、自动增益控制、振荡器以及RF功率运放的反馈保护系统中。峰值检测器有模拟输出的和数字输出的峰值检测器，在噪声或干扰环境下跟踪微弱信号，这要求峰值检测器具有检测精度高、抗干扰能力强并且易于控制及信号处理等特点，模拟输出的峰值检测器由于原理结构的限制，已经不能满足设计要求，一般采用数字输出的峰值检测器。当前数字输出的峰值检测电路由于采用的是先模拟峰值检测再数字转换的原理，就存在峰值检测精度不高、采样频率过低、抗干扰能力差、电容积分非线性大使信号失真、且系统调试困难等缺陷。数字输出的电压信号峰值测量电路是基础电量测试仪器中信号数据采集的核心电路，传统上电压信号峰值到数字转换主要是先用模拟的电压峰值检测电路获得电压峰值，再将电压峰值通过A/D转换电路获得数字输出。而模拟的电压峰值检测电路主要有两种，一种是电压型的峰值测量电路，另一种是跨导型的峰值测量电路。电压型的峰值测量电路原理简单,但积分非线性大,通频带小，动态范围也小(对小幅度信号的响应差,一般要求信号大于200mV),对处理快信号的效果不太令人满意。虽然跨导型的峰值测量电路性能优于电压型的，但在电路设计上也存在困难。由于使用跨导放大器,在回路增益中有一项积分因子与电容C有关,为了提高电路的线性性能,需要尽可能大的电容C,而加大电容C会减小电路的通频带和摆率。这样两种电路检测出的电压峰值具有滞后性，当峰值由低电平到高电平变化，后续电路检测到此电平变化即认为峰值到来，同时启动对峰值检测电路输出的峰值进行A/D转换，带来明显的转换误差，电路的可靠性不仅取决于积分电路稳定性，而且取决于被检测信号的波形，对一些变化缓慢的信号极易造成误触发，严重影响测量结果。
技术实现思路
本专利技术目的是提供一种数字输出的电压峰值检测电路，目的是克服现有数字输出的电压峰值检测电路主要存在的小信号模拟电压峰值到数字转换精度不高、转换速度过低、抗干扰能力差、及电容积分非线性大使信号失真、且系统调试困难等缺陷。本专利技术解决其技术问题的解决方案是：一种数字输出的电压峰值检测电路，包括：电压跟随器、A/D转换器、寄存器、过零电压比较器、二进制数值比较器、三输入一输出的与门，所述电压跟随器的同相输入端与被测信号连接，所述电压跟随器的输出端与自身的反相输入端、所述A/D转换器的模拟信号输入端、所述过零电压比较器的同相输入端连接，所述A/D转换器的N位二进制数字信号输出端依二进制权位高低顺序与所述寄存器的N位二进制数字输入端及所述二进制数值比较器的一个N位二进制数字比较输入端并行连接，所述寄存器的N位二进制数字输出端依二进制权位高低顺序与所述二进制数值比较器的另一个N位二进制数字比较输入端并行连接，系统工作时钟与所述A/D转换器的时钟端和与门的第一输入端连接，所述过零电压比较器的输出端与所述与门的第二输入端连接，所述过零电压比较器的反相输入端与地连接，所述二进制数值比较器的输出端与所述与门的第三输入端连接，所述与门的输出端与所述寄存器的控制端连接，所述二进制数值比较器用于比较一个工作脉冲到来时所述A/D转换器数字信号输出端输出的N位二进制数字的值和在上一个工作脉冲时所述寄存器寄存的N位二进制数字的值的大小，当所述过零电压比较器输出高电平时，当所述A/D转换器数字信号输出端输出的值大于所述当前所述寄存器寄存的值时，所述二进制数值比较器输出端输出高电平，当一个工作脉冲到来时，与门输出端输出高电平，所述寄存器受所述与门输出的高电平控制存入一个工作脉冲到来时的所述A/D转换器数字信号输出端输出的N位二进制数字，当所述A/D转换器数字信号输出端输出的值小于或等于所述当前所述寄存器寄存的值时，所述二进制数值比较器输出端输出低电平，与门输出端输出低电平，所述寄存器受所述与门输出的低电平控制保持上一个工作脉冲时寄存的数据不变，所述二进制数值比较器在系统工作时钟作用下不断进行比较，所述寄存器寄存并输出的是下一个工作脉冲到来前的被测信号的最大N位二进制数字的值，即寄存器的输出跟踪被测信号的峰值,当所述过零电压比较器输出低电平时，与门输出端输出低电平，所述寄存器受所述与门输出的低电平控制保持寄存的数据不变，即该数字输出的电压峰值检测电路只跟踪大于或等于零的被测信号，所述电压跟随器的增益是1，用于对被测信号的隔离。本专利技术的有益效果是：该电路采用电压跟随器、过零电压比较器、A/D转换器、寄存器、二进制数值比较器及三输入一输出的与门等电路实现数字输出的电压峰值检测，避免了传统方案中先用模拟的电压峰值检测电路获得峰值，再将模拟的电压峰值通过A/D转换电路获得数字输出。与现有技术相比，该电路简单可靠，适合高低频被测信号电压峰值到数字的转换，响应速度快，测量转换精度高，并且峰值检测电压动态范围大，最小可测μV量级的电压，数字兼性强适用于TTL、COMS等主要逻辑电路、动态能量损耗小。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本专利技术的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。图1是本专利技术电压峰值检测电路的电路原理图。具体实施方式以下将结合实施例和附图对本专利技术的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本专利技术的目的、特征和效果。显然，所描述的实施例只是本专利技术的一部分实施例，而不是全部实施例，基于本专利技术的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本专利技术保护的范围。另外，文中所提到的所有连接关系，并非单指元件直接相接，而是指可根据具体实施情况，通过添加或减少连接元件，来组成更优的电路结构。本专利技术创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。实施例1，参考图1，一种数字输出的电压峰值检测电路，包括：运算放大器A1构成的电压跟随器、A/D转换器、寄存器、由电压比较器A2构成的过零电压比较器a2、二进制数值比较器、三输入一输出的与门，所述电压跟随器a1的同相输入端与被测信号Ui连接，所述电压跟随器a1的输出端与自身的反相输入端、所述A/D转换器的模拟信号输入端IN+、所述过零电压比较器a2的同相输入端，所述A/D转换器的N位二进制数字信号输出端DOUT依二进制权位高低顺序与所述寄存器的N位二进制数字输入端D及所述二进制数值比较器的一个N位二进制数字比较输入端A并行连接，所述寄存器的N位二进制数字输出端Q依二进制权位高低顺序与所述二进制数值比较器的另一个N位二进制数字比较输入端B并行连接，系统工作时钟与所述A/D转换器的时钟端CLK和与门的第一输入端X连接，所述过零电压比较器a2的输出端与所述与门的第二输入端Y连接，所述过零电压比较器a2的反相输入端与地连接，所述二进制数值比较器的输出端A>B与所述与门的第三输入端Z连接，所述与门的输出端W与所述寄存器的控制端CP连接，所述二进制数值比较器用于比较一个工作脉冲到来时所述A/D转换器数字信号输出端DOU本文档来自技高网...

【技术保护点】
1.一种数字输出的电压峰值检测电路，其特征在于，包括：电压跟随器、A/D转换器、寄存器、过零电压比较器、二进制数值比较器、三输入一输出的与门，所述电压跟随器的同相输入端与被测信号连接，所述电压跟随器的输出端与自身的反相输入端、所述A/D转换器的模拟信号输入端、所述过零电压比较器的同相输入端连接，所述A/D转换器的N位二进制数字信号输出端依二进制权位高低顺序与所述寄存器的N位二进制数字输入端及所述二进制数值比较器的一个N位二进制数字比较输入端并行连接，所述寄存器的N位二进制数字输出端依二进制权位高低顺序与所述二进制数值比较器的另一个N位二进制数字比较输入端并行连接，系统工作时钟与所述A/D转换器的时钟端和与门的第一输入端连接，所述过零电压比较器的输出端与所述与门的第二输入端连接，所述过零电压比较器的反相输入端与地连接，所述二进制数值比较器的输出端与所述与门的第三输入端连接，所述与门的输出端与所述寄存器的控制端连接，所述二进制数值比较器用于比较一个工作脉冲到来时所述A/D转换器数字信号输出端输出的N位二进制数字的值和在上一个工作脉冲时所述寄存器寄存的N位二进制数字的值的大小，当所述过零电压比较器输出高电平时，当所述A/D转换器数字信号输出端输出的值大于所述当前所述寄存器寄存的值时，所述二进制数值比较器输出端输出高电平，当一个工作脉冲到来时，与门输出端输出高电平，所述寄存器受所述与门输出的高电平控制存入一个工作脉冲到来时的所述A/D转换器数字信号输出端输出的N位二进制数字，当所述A/D转换器数字信号输出端输出的值小于或等于所述当前所述寄存器寄存的值时，所述二进制数值比较器输出端输出低电平，与门输出端输出低电平，所述寄存器受所述与门输出的低电平控制保持上一个工作脉冲时寄存的数据不变，所述二进制数值比较器在系统工作时钟作用下不断进行比较，所述寄存器寄存并输出的是下一个工作脉冲到来前的被测信号的最大N位二进制数字的值，即寄存器的输出跟踪被测信号的峰值,当所述过零电压比较器输出低电平时，与门输出端输出低电平，所述寄存器受所述与门输出的低电平控制保持寄存的数据不变，即该数字输出的电压峰值检测电路只跟踪大于或等于零的被测信号，所述电压跟随器的增益是1，用于对被测信号的隔离。...

【技术特征摘要】
1.一种数字输出的电压峰值检测电路，其特征在于，包括：电压跟随器、A/D转换器、寄存器、过零电压比较器、二进制数值比较器、三输入一输出的与门，所述电压跟随器的同相输入端与被测信号连接，所述电压跟随器的输出端与自身的反相输入端、所述A/D转换器的模拟信号输入端、所述过零电压比较器的同相输入端连接，所述A/D转换器的N位二进制数字信号输出端依二进制权位高低顺序与所述寄存器的N位二进制数字输入端及所述二进制数值比较器的一个N位二进制数字比较输入端并行连接，所述寄存器的N位二进制数字输出端依二进制权位高低顺序与所述二进制数值比较器的另一个N位二进制数字比较输入端并行连接，系统工作时钟与所述A/D转换器的时钟端和与门的第一输入端连接，所述过零电压比较器的输出端与所述与门的第二输入端连接，所述过零电压比较器的反相输入端与地连接，所述二进制数值比较器的输出端与所述与门的第三输入端连接，所述与门的输出端与所述寄存器的控制端连接，所述二进制数值比较器用于比较一个工作脉冲到来时所述A/D转换器数字信号输出端输出的N位二进制数字的值和在上一个工作脉冲时...

【专利技术属性】
技术研发人员：杨波，
申请(专利权)人：佛山科学技术学院，
类型：发明
国别省市：广东,44