反相器钳位的灵敏放大器电路制造技术

本发明专利技术公开了一种反相器钳位的灵敏放大器电路，第一、二PMOS晶体管的源极与电源电压端相连接，第一PMOS晶体管的栅极和漏极与第二PMOS晶体管的栅极、第一NMOS晶体管的漏极相连接；第一NMOS晶体管的源极与第一压控电流源的正端、第一电容的一端相连接；第二PMOS晶体管的漏极与第一比较器的反向输入端、第二NMOS晶体管的漏极相连接；第二NMOS晶体管的源极与第二压控电流源的正端、第二电容的一端相连接；第一、二压控电流源的负端和第一、二电容的另一端接地；第一、二NMOS晶体管的栅极输入反馈电压；第一比较器的正向输入端输入参考电压VREF，其输出端作为电路的输出端。本发明专利技术能够增加读裕量。

A sensitive amplifier circuit with inverter clamps

The invention discloses a phase inverter clamped sensitive amplifier circuit. The source of the first and second PMOS transistors are connected with the power supply voltage terminal, the gate and drain of the first PMOS transistor are connected with the gate of the second PMOS transistor and the drain of the first NMOS transistor, the source of the first NMOS transistor is connected with the positive of the first voltage controlled current source. The drain of the second PMOS transistor is connected with the reverse input of the first comparator and the drain of the second NMOS transistor; the source of the second NMOS transistor is connected with the positive end of the second voltage controlled current source and the end of the second capacitor; the negative end of the first and second voltage controlled current source and the first and second electricity. The other end of the capacitor is grounded; the gate input feedback voltage of the first and second NMOS transistors; the forward input reference voltage VREF of the first comparator, the output of which is the output of the circuit. The invention can increase the margin of reading.

【技术实现步骤摘要】
反相器钳位的灵敏放大器电路
本专利技术涉及半导体集成电路领域，特别是涉及一种反相器钳位的灵敏放大器(SA)电路。
技术介绍
灵敏放大器应用于NVMMemory(非易失性存储器)读电路。一般的SA电路应用反相器作为读模式下BL(漏极)的钳位反馈电路。参见图1所示，现有的反相器钳位的灵敏放大器电路，由四个PMOS晶体管PM0～PM3、两个NMOS晶体管NM0、NM1，两个反相器FB1、FB2，两个电容C1、C2，两个压控电流源VD0、VD1，一个比较器CMP1组成。PMOS晶体管PM0～PM3的源极与电源电压端VDD相连接，PMOS晶体管PM0的漏极与PMOS晶体管PM1的漏极和栅极、PMOS晶体管PM2的栅极、NMOS晶体管NM0的漏极相连接，其连接的节点记为VE。NMOS晶体管NM0的源极与反相器FB1的输入端、压控电流源VD0的正端和电容C1的一端相连接；压控电流源VD0的负端和电容C1的另一端接地GND。反相器FB1的输出端与NMOS晶体管NM0的栅极相连接。PMOS晶体管PM2的漏极与PMOS晶体管PM3的漏极、NMOS晶体管NM1的漏极、比较器CMP1的反向输入端相连接，其连接的节点记为VF。NMOS晶体管NM1的源极与反相器FB2的输入端、压控电流源VD1的正端和电容C2的一端相连接；压控电流源VD1的负端和电容C2的另一端接地GND。反相器FB2的输出端与NMOS晶体管NM1的栅极相连接。比较器CMP1的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。PMOS晶体管PM0、PM3的栅极输入准备信号PREB。上述灵敏放大器钳位电路的工作原理是：电路工作在电源电压VDD范围较大的1.7V～5.5V之间；在稳定后的节点VE端的电压下，参考存储单元CKDY提供大电流(相当于0”单元)与存储单元CCDY的电流进行比较。参考存储单元CKDY在图1中由电容C1和压控电流源VD0构成，存储单元CCDY由电容C2和压控电流源VD1构成。读“0”单元时，节点VF电压为高电平；读“1”单元时，节点VF电压为低电平。如图1所示，这种传统的反相器钳位的灵敏放大器电路中为将压控电流源VD0、VD1稳定在1.2V左右，一般会用一个反相器作为反馈电路，如图1中的反相器FB1、FB2。上述反相器钳位的灵敏放大器电路存在的缺点是：随着温度电压和工艺的变化，反馈电压范围会变大，导致读的裕量变小上述反相器钳位的灵敏放大器电路的波形图参见图2所示。
技术实现思路
本专利技术要解决的技术问题是提供一种反相器钳位的灵敏放大器电路，能够增加读裕量。为解决上述技术问题，本专利技术的反相器钳位的灵敏放大器电路，由两个PMOS晶体管、两个NMOS晶体管、两个压控电流源、两个电容、一个比较器组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极和漏极与第二PMOS晶体管的栅极、第一NMOS晶体管的漏极相连接，其连接的节点记为VE；第一NMOS晶体管的源极与第一压控电流源的正端、第一电容的一端相连接；第一压控电流源的负端和第一电容的另一端接地；第二PMOS晶体管的漏极与第一比较器的反向输入端、第二NMOS晶体管的漏极相连接，其连接的节点记为VF；第二NMOS晶体管的源极与第二压控电流源的正端、第二电容的一端相连接；第二压控电流源的负端和第二电容的另一端接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极输入反馈电压FK；第一比较器的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。经过仿真，传统的反相器钳位的灵敏放大器电路，反馈电压全PVT(电压温度工艺角)范围是0.5V～1.4V；而采用本专利技术改进后的反相器钳位的灵敏放大器电路，反馈电压全PVT范围是0.56V～1.34V，优于传统反相器钳位的灵敏放大器电路120mV。这样，可以使采用本专利技术的反相器钳位的灵敏放大器电路的读裕量增加120mV，大大提升了电路的可靠性参数。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是现有的反相器钳位的灵敏放大器电路原理图；图2是图1的波形图；图3是改进后的反相器钳位的灵敏放大器电路一实施例原理图；图4是改进后的反相器钳位的灵敏放大器电路的反馈电路一实施例原理图；图5是图3、4的波形图。具体实施方式参见图3所示，改进后的反相器钳位的灵敏放大器电路在下面的实施例中，由PMOS晶体管MP1、MP2，NMOS晶体管MN0、MN1、压控电流源VD0、VD1，电容C1、C2，比较器CMP1组成。PMOS晶体管MP1的源极和PMOS晶体管MP2的源极与电源电压端VDD相连接，PMOS晶体管MP1的栅极和漏极与PMOS晶体管MP2的栅极相连接，其连接的节点记为VE。NMOS晶体管MN0的漏极与所述节点VE相连接，其源极与压控电流源VD0的正端、电容C1的一端相连接，压控电流源VD0的负端和电容C1的另一端接地。PMOS晶体管MP2的漏极与比较器CMP1的反向输入端相连接，其连接的节点记为VF。NMOS晶体管的漏极MN1与所述节点VF相连接，其源极与压控电流源VD1的正端、电容C2的一端相连接；压控电流源VD1的负端和电容C2的另一端接地。NMOS晶体管MN0的栅极和NMOS晶体管MN1的栅极输入反馈电压FK。所述比较器CMP1的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。参见图4所示，反相器钳位的灵敏放大器电路的反馈电路，由PMOS晶体管MP4～MP7、NMOS晶体管MN3、MN4组成。PMOS晶体管MP4、MP5的源极相连接，PMOS晶体管MP4的漏极与PMOS晶体管MP6的源极相连接，PMOS晶体管MP6的漏极与NMOS晶体管MN3的漏极和栅极相连接，其连接的节点作为反馈电压输出端FK。NMOS晶体管MN3的源极接地GND。PMOS晶体管MP4的栅极与节点VE相连接，PMOS晶体管MP6的栅极输入读信号READB。PMOS晶体管MP5的栅极输入准备信号PREB。PMOS晶体管MP5的漏极与PMOS晶体管MP7的源极相连接，PMOS晶体管MP7的漏极和NMOS晶体管MN4的漏极与反馈电压输出端FK相连接，NMOS晶体管MN4的源极接地GND。PMOS晶体管MP7的栅极和NMOS晶体管MN4的栅极与压控电流源VD0的正端相连接。如图3、4所示，新的反馈电路应用于反相器钳位的灵敏放大器电路中，随着温度电压和工艺角的变化，压控电流源VD0、VD1变化范围小于单用反相器，会增加读裕量。本专利技术将传统用于预充电的晶体管(PM0、PM3)删除，原因在于电源电压VDD在5.5V时，预充电节点VF端的电压至5.5V，再降至2V左右需要大量时间。删除晶体管(PM0、PM3)后，在与参考电压VREF比较时会节省时间。如图4所示，PREB为低时，反馈电压FK为高电平，节点VE端的电压稳定；PREB结束后，反相器钳位的灵敏放大器电路进入比较工作状态，PMOS晶体管MP5关闭，PMOS晶体管MP4、MP6此时流经电流稳定为参考存储单元CKDY电流。NMOS晶体管MN3的作用为保证反馈电压不会拉低至零，而导致NMOS晶体管MN0、MN1完全关闭。由参考存储单元CKDY提供的稳定本文档来自技高网...

【技术保护点】
1.一种反相器钳位的灵敏放大器电路，其特征在于：由两个PMOS晶体管、两个NMOS晶体管、两个压控电流源、两个电容、一个比较器组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极和漏极与第二PMOS晶体管的栅极、第一NMOS晶体管的漏极相连接，其连接的节点记为VE；第一NMOS晶体管的源极与第一压控电流源的正端、第一电容的一端相连接；第一压控电流源的负端和第一电容的另一端接地；第二PMOS晶体管的漏极与第一比较器的反向输入端、第二NMOS晶体管的漏极相连接，其连接的节点记为VF；第二NMOS晶体管的源极与第二压控电流源的正端、第二电容的一端相连接；第二压控电流源的负端和第二电容的另一端接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极输入反馈电压；第一比较器的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。

【技术特征摘要】
1.一种反相器钳位的灵敏放大器电路，其特征在于：由两个PMOS晶体管、两个NMOS晶体管、两个压控电流源、两个电容、一个比较器组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极和漏极与第二PMOS晶体管的栅极、第一NMOS晶体管的漏极相连接，其连接的节点记为VE；第一NMOS晶体管的源极与第一压控电流源的正端、第一电容的一端相连接；第一压控电流源的负端和第一电容的另一端接地；第二PMOS晶体管的漏极与第一比较器的反向输入端、第二NMOS晶体管的漏极相连接，其连接的节点记为VF；第二NMOS晶体管的源极与第二压控电流源的正端、第二电容的一端相连接；第二压控电流源的负端和第二电容的另一端接地；第一NMOS晶体管的栅极和第二NMOS晶体管的栅极输入反馈电压；第一比较器的正向输入端输入参考电压VREF，其输出端作为电路的输出端SOUT。2.如权利要求1所述的灵敏放大器电路，其特征在于；还包括一反馈电路，其由第四PMOS晶体管～第七PMOS晶体管、第三NMOS晶体管和第四NMOS晶体管组成；第四PMOS晶体管的源极和第五PMOS晶体管的源极相连接，第四PMOS晶体管的漏极与第六PMOS晶体管的源极相连接，第六PMOS晶体管的漏...

【专利技术属性】
技术研发人员：刘芳芳，邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31