用于多芯片封装的无机中介件制造技术

在本文中一般性地讨论了用于包括无机中介件的多芯片封装的方法和器件。一种器件可以包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。

【技术实现步骤摘要】
【国外来华专利技术】用于多芯片封装的无机中介件
本公开内容总体上涉及包括多个芯片的半导体封装。
技术介绍
诸如电子器件之类的半导体器件可以包括基底布线，即具有比附接至基底的芯片中的布线中的一些更低的密度。这样的器件尤其在附接芯片包括比基底中的布线更高密度的布线的区域中可以包括复杂的布线方案。附图说明图1图示包括硅中介件的多芯片封装。图2以示例的方式图示包括无机中介件的多芯片封装的一个实施例的横截面图。图3以示例的方式图示带宽与互连电路导体长度的关系的图表。图4A-S以示例的方式图示说明用于使用减成工艺（subtractiveprocess）在基底上产生互连电路的方法的一个实施例的横截面图。图5A-M以示例的方式图示用于使用半加成工艺在基底上产生互连电路的方法的一个实施例的横截面图。图6A-U以示例的方式图示用于使用双镶嵌工艺在基底上产生无机中介件的方法的一个实施例的横截面图。图7示出可以包括如本文中公开的多芯片封装的电子器件的框图示例。具体实施方式下面的描述和绘图充分说明了具体实施例，以使得本领域中的技术人员能够实践它们。其他实施例可以合并结构、逻辑、电气、工艺或其他改变。一些实施例的部分和特征可以被包括在其他实施例中的一些中或者代替其他实施例中的一些。权利要求中阐述的实施例包括这些权利要求的所有可用等同物。已由使用2.5D和3D架构的许多所提出的解决方案解决了高密度互连基底中的多芯片封装，就成本和技术能力二者而言所提出的解决方案中的每一个都具有它们自己的优点和缺点。一个这样的多芯片封装（MCP）直接在基底封装的堆积层（builduplayer）之上构建有机中介件。在本文中讨论的实施例中，通过无机材料堆叠（例如无机中介件）实现封装上的多个管芯之间的高密度低速度信号布线所需的超精细行间隔（例如小于两微米）布线。高速信号传递和功率递送通过标准堆积层布线。这至少部分因为那些高速信号和功率递送通常要求更大的有效迹线截面积。该混合结构是优于硅中介件的各优点中的一个。硅中介件通常要求如图1所示的用于高速信号和功率递送的附加封装。这至少部分因为在硅中介件中迹线厚度和宽度更小（例如小于两微米）。而且，通常使用的有机膜可能受到工艺和机械限制。一般来说，在过渡层中使用的有机光致可成像材料具有差的分辨率能力，并且薄膜需要液体涂层，这是一种对于大的面板来说不太理想的工艺。另外，用于这些层的有机材料通常具有高的热膨胀系数（CTE）（例如小于百万分之四十每摄氏度（ppm/C））（这可以产生对于组装而言不可接受的翘曲问题）并且限制堆叠通孔的数目（这对于实现更小封装形状因子而言可能是至关重要的）。尽管比玻璃和硅解决方案具有高得多的成本效益，但是有机膜具有将使其对于高密度多芯片封装应用很可能不切实际的技术限制。图1图示包括硅中介件104的多芯片封装100。如所图示的该封装100包括通过硅中介件104彼此电气连接的第一芯片102A和第二芯片102B。第一芯片102A可以通过电气连接至硅中介件104以及第一和第二芯片102A-B的互连电路的焊料球106电气耦合至第二芯片102B。封装100包括用来容纳硅中介件104的更高密度布线和所需的更高速互连电路的第二中介件108。代替使用由有机材料制成的硅中介件或中介件，多芯片封装可以包括类似于硅半导体制造的后端金属化部的后端金属化部以产生无机中介件。用来将从晶体管至管芯凸块的信号传输从几十纳米的尺度延伸到近微米的相同双镶嵌工艺可以被延伸到使用在基底制造（例如溅射、等离子体增强化学气相沉积（PECVD）、干法蚀刻和/或化学机械平坦化（CMP））中使用的设备的基底封装中。可以使用PECVD来沉积氧化硅和氮化硅。这些电介质可以替换当前被用来为多芯片封装产生中介件的有机膜。可以通过许多不同工艺来将电介质图案化。一种这样的工艺可以包括标准的通孔先制（via-first）双镶嵌工艺。氮化硅可以充当蚀刻终止层，并且若干选项对于溅射的晶种和障碍（barrier）是可能的。其他可能工艺可以包括减少数目的步骤并且不需要氮化硅。例如，可以使用半加成或减成工艺来产生无机中介件。这样的流程可能牺牲一些层至层对准并且可能不提供像镶嵌工艺那样精细的电气特征，但是可能提供更低成本解决方案。另外，使用减成或半加成工艺可以消除对氮化硅蚀刻终止层的需要，降低寄生电容，和/或提高信令带宽和功率效率。就一个或多个电气或机械特性来说，使用PECVD沉积的氧化硅胜于常规有机电介质。使用PECVD沉积的氧化硅包括约0.0015的信号损耗因子，其是最佳有机电介质的信号损耗因子的约五分之一并且比在多芯片封装中使用的当前有机膜的信号损耗因子更低不止一个数量级。无机材料的小于百万分之一每摄氏度的CTE有助于降低总封装翘曲。图2以示例的方式图示包括无机中介件204的多芯片封装200的一个实施例的横截面图。如所图示的封装200包括彼此通过中介件204中的高密度电气互连电路210电气连接的两个管芯202A-B（例如半导体芯片，诸如可以包括存储器、逻辑管芯、无线电、数字电路、模拟电路等等）。该管芯202A-B通过中介件204中的高密度互连电路210分别电气连接至核中的低密度互连电路212和堆积层基底206。中介件204包括电气连接至低密度互连电路212的高密度互连电路210。高密度互连电路210中的一些在高密度互连电路210的第一端处电气连接至管芯202A并且在互连电路210的另一端上电气连接至管芯202B。焊料抗蚀剂层208位于基底206上以便促进至电路板（诸如印刷电路板（PCB）、柔性电路板或其他电路板）的电气连接。可以使用包括减成工艺或半加成工艺的各种各样的工艺来制造基底206。可以使用包括减成工艺、半加成工艺和双镶嵌工艺的各种各样的工艺来制造中介件。在图4A-S、图5A-M和图6A-U中分别描述这些工艺。具有无机中介件的器件可以具有比其他器件架构更好的信令性能，至少部分因为具有无机中介件的器件避开了典型硅晶圆工艺的金属密度和通孔密度要求。以HBM（高带宽存储器）应用作为一个示例，通常需要密集互连的行间距小于七微米以便为两个布线层中的所有信号布线。归因于通孔密度要求，硅中介件解决方案需要附加接地迹线。对于每两条信号迹线，通常在同一层中存在一个接地迹线。这是对于通孔的满足通孔密度要求的放置。这样的要求使行间距收紧至4.6μm。在无机中介件的情况下，在信号布线层中不存在对接地迹线的需要，所以行间距可以保持七微米。更大的间距允许设计的更好优化。此外，无机中介件具有比硅中介件更好的电阻和电容特性。硅中介件可以具有约7.1欧姆/毫米（mm）电阻和约0.23皮法（pF）/mm电容，而无机中介件可以包括约4.0Ohm/mm电阻和约0.20pF/mm电容。图3以示例的方式图示对于分别具有硅中介件和无机中介件的器件的带宽与互连电路导体长度的关系的图表300。线302表示本公开的内容的具有无机中介件的器件并且线304表示具有硅中介件的器件。如在图表300中所示出的，提高了三分贝损耗带宽。带宽中的该增加对应于针对高带宽存储器（HBM）接口的孔眼宽度余裕（eyewidthmargin）的约百分之五的单位时间间隔（UI，unitintercal）或约二十五皮秒增加以及功率消耗的约百本文档来自技高网...

【技术保护点】
1.一种多芯片器件包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。

【技术特征摘要】
【国外来华专利技术】1.一种多芯片器件包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。2.根据权利要求1所述的器件，其中该无机中介件包括基底上的氮化硅和氮化硅上的氧化硅。3.根据权利要求2所述的器件，其中该无机中介件进一步包括氧化硅上的另一氮化硅。4.根据权利要求1所述的器件，其中该高密度互连电路包括小于约2微米的行宽度和行间隔。5.根据权利要求1所述的器件，其中该无机中介件包括双镶嵌基底。6.根据权利要求1所述的器件，其中该无机中介件包括处在电路层和堆积层之间的导电晶种材料。7.根据权利要求1所述的器件，其中该两个或更多个芯片包括逻辑芯片和存储器芯片。8.一种形成无机中介件的方法包括：将无机材料沉积在基底上，该基底包括处于其中的低密度互连电路；使抗蚀材料位于无机材料上；蚀刻被抗蚀材料暴露的无机材料；在蚀刻之后沉积晶种层；以及将铜电镀在晶种层上。9.根据权利要求8所述的方法，其中该无机材料是包括氮化硅和氧化硅的多种无机材料中的一种，并且使用镶嵌工艺来构建无机中介件，该镶嵌工艺包括：将第一氮化硅沉积在基底上，该基底包括处于其中的低密度互连电路；将氧化硅沉积在第一氮化硅上；将第二氮化硅沉积在氧化硅上；使抗蚀材料位于第二氮化硅上；蚀刻被抗蚀材料暴露的第二氮化硅和氧化硅；在蚀刻之后沉积晶种层；以及将铜电镀在晶种层上。10.根据权利要求9所述的方法，进一步包括在沉积晶种层之前在基底中用激光钻出通孔。11.根据权利要求9所述的方法，进一步包括移除电镀的铜以暴露被蚀刻的第二氮化硅。12.根据权利要求11所述的方法，进一步包括：在第二氮化硅上沉积第二氧化硅，以及在第二氧化硅上沉积第三氮化硅。13.根据权利要求12所述的方法，进一步包括：使第二...

【专利技术属性】
技术研发人员：D索比斯基，K达马维卡塔，SRS博亚帕蒂，M策利科尔，KO李，K阿伊贡，Z钱，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US