用于以无序加载的置换的指令和逻辑制造技术

处理器包含用于执行指令和逻辑以确定指令将要求存储器中从源数据转换的跨越数据的核。跨越数据将要包含要加载到相同寄存器中以用于执行指令的来自源数据中的多个结构的对应索引元素。核还包含用于将源数据加载到带有元素的第一索引布局和元素的第二索引布局的多个预备向量寄存器中的逻辑。多个预备向量寄存器要加载有元素的第一索引布局。预备向量寄存器的公共寄存器要加载有元素的第二索引布局。核还包含用于向预备向量寄存器的内容应用置换指令以使来自多个结构的对应索引元素被加载到相应源向量寄存器中的逻辑。

【技术实现步骤摘要】
【国外来华专利技术】用于以无序加载的置换的指令和逻辑
本公开涉及处理逻辑、微处理器以及关联的指令集架构的领域，指令集架构当由处理器或其它处理逻辑执行时执行逻辑、数学或其它函数运算。
技术介绍
多处理器系统正在变得越来越普遍。多处理器系统的应用包含动态域分区一直到桌面计算。为了利用多处理器系统，要执行的代码可被分成多个线程以便由各种处理实体执行。每个线程可以彼此并行执行。指令当它们在处理器上接收时可被解码成对于在处理器上执行是原生的或者更加原生的项或指令字。处理器可在片上系统中实现。组织成三到五个元素的数组的数据结构可被用在媒体应用、高性能计算应用以及分子动力学应用中。附图说明在附图的图中作为示例而非限制示出了实施例：图1A是按照本公开的实施例用可包含执行指令的执行单元的处理器形成的示范计算机系统的框图；图1B示出了按照本公开的实施例的数据处理系统；图1C示出了用于执行文本字符串比较操作的数据处理系统的其它实施例；图2是按照本公开的实施例可包含执行指令的逻辑电路的处理器的微架构的框图；图3A示出了按照本公开的实施例的多媒体寄存器中的各种打包数据类型表示；图3B示出了按照本公开的实施例的可能寄存器中的数据存储格式；图3C示出了按照本公开的实施例的多媒体寄存器中的各种有符号和无符号的打包数据类型表示；图3D示出了操作编码格式的实施例；图3E示出了按照本公开的实施例的具有40位或更多位的另一可能操作编码格式；图3F示出了按照本公开的实施例的又一可能操作编码格式；图4A是示出按照本公开实施例的有序流水线和寄存器重命名阶段、无序发布/执行流水线的框图；图4B是示出按照本公开实施例的要包含在处理器中的有序架构核以及寄存器重命名逻辑、无序发布/执行逻辑的框图；图5A是按照本公开实施例的处理器的框图；图5B是按照本公开实施例的核的示例实现的框图；图6是按照本公开实施例的系统的框图；图7是按照本公开实施例的第二系统的框图；图8是按照本公开实施例的第三系统的框图；图9是按照本公开实施例的片上系统的框图；图10示出了按照本公开的实施例的可执行至少一个指令的含有中央处理单元和图形处理单元的处理器；图11是示出按照本公开实施例的IP核的开发的框图；图12示出根据本公开的实施例，第一类型的指令可如何由不同类型的处理器仿真；图13示出根据本公开的实施例的对比将源指令集中的二进制指令转换成目标指令集中二进制指令的软件指令转换器的使用的框图；图14是根据本公开的实施例的处理器的指令集架构的框图；图15是根据本公开的实施例的处理器的指令集架构的更详细框图；图16是根据本公开的实施例的用于处理器的指令集架构的执行流水线的框图；图17是根据本公开的实施例的用于利用处理器的电子装置的框图；图18是根据本公开实施例用于操作或指令的序列置换的逻辑和指令的示例系统的图示；图19图示了按照本公开实施例执行向量操作的数据处理系统的示例处理器核。图20是图示按照本公开实施例的示例扩展向量寄存器堆的框图；图21是根据本公开实施例的数据转换结果的图示；图22是根据本公开实施例的混合和置换指令的操作的图示；图23是根据本公开实施例的置换指令的操作的图示；图24是根据本公开实施例使用对于8个结构的阵列的多个采集的数据转换操作的图示；图25是根据本公开实施例对于8个结构的阵列的数据转换的朴素操作的图示；图26是按照本公开实施例使用置换操作执行数据转换的系统的操作的图示；图27是根据本公开实施例描绘成使用置换操作执行数据转换的系统的操作的更详细视图；图28是按照本公开实施例使用无序加载和较少置换操作执行数据转换的系统的另外操作的图示；图29是根据本公开实施例使用置换操作执行数据转换的系统的操作的更详细视图；图30是按照本公开实施例使用甚至更少的置换操作执行数据转换的系统的示例操作的图示；图31图示了根据本公开实施例用于执行置换操作以完成数据转换的示例方法；以及图32图示了根据本公开实施例执行置换操作以完成数据转换的另一示例方法。具体实施方式如下描述描述了用于在处理设备上执行操作的置换序列的处理逻辑和指令的实施例。置换序列可以是跨越操作（诸如跨越5）的一部分。此类处理设备可包含无序处理器。在如下描述中，阐述了众多特定细节，诸如处理逻辑、处理器类型、微架构条件、事件、启动（enablement）机制等，以便提供本公开实施例的更透彻理解。然而，本领域技术人员将认识到，没有此类特定细节也可实践实施例。此外，一些众所周知的结构、电路等未详细示出，以避免不必要地使本公开的实施例混淆。尽管如下实施例参考处理器进行描述，但其它实施例可应用于其它类型集成电路和逻辑器件。本公开实施例的类似技术和教导可应用于可受益于更高流水线吞吐量和改进性能的其它类型电路或半导体器件。本公开实施例的教导可应用于执行数据操纵的任何处理器或机器。然而，实施例不限于执行512位、256位、128位、64位、32位或16位数据操作的处理器或机器，并且可应用于其中可执行数据操纵或管理的任何处理器和机器。此外，如下描述提供了示例，并且附图为了示出目的示出了各种示例。然而，这些示例不应被理解为限制意义，因为它们仅仅意图提供本公开实施例的示例，而不是提供本公开的实施例的所有可能实现的详尽列表。尽管以下示例在执行单元和逻辑电路的上下文中描述了指令处置和分布，但本公开的其它实施例可通过存储在机器可读有形介质上的数据或指令实现，所述指令当由机器执行时使机器执行与本公开的至少一个实施例一致的功能。在一个实施例中，与本公开实施例关联的功能体现在机器可执行指令中。指令可用于使可用指令编程的通用或专用处理器执行本公开的步骤。本公开的实施例可提供为计算机程序产品或软件，该产品或软件可包括机器或计算机可读介质，其上存储有可用于编程计算机（或其它电子装置）以执行根据本公开的实施例的一个或更多个操作的指令。更进一步，本公开的实施例的步骤可由包含用于执行所述步骤的固定功能逻辑的特定硬件组件执行，或者由编程的计算机组件和固定功能硬件组件的任何组合执行。用于对逻辑编程以执行本公开的实施例的指令可被存储在系统中的存储器内，诸如DRAM、高速缓存、闪速存储器或其它存储装置内。更进一步，指令可经由网络或通过其它计算机可读介质分布。从而，机器可读介质可包含用于存储或传送由机器（例如计算机）可读形式的信息的任何机制，但其不限于软盘、光盘、紧凑盘只读存储器（CD-ROM）、以及磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡、闪速存储器或在因特网上经由电、光、声或其它形式传播信号（例如载波、红外信号、数字信号等）传送信息中使用的有形机器可读存储装置。相应地，计算机可读介质可包含适合于存储或传送由机器（例如计算机）可读形式的电子指令或信息的任何类型有形机器可读介质。设计从创建到模拟到制造可经过各种阶段。表示设计的数据可用多种方式表示该设计。首先，如在模拟中可能有用的，硬件可使用硬件描述语言或另一功能描述语言表示。附加地，在设计过程的某些阶段，可产生具有逻辑和/或晶体管栅的电路级模型。更进一步，设计在某一阶段可达到用硬件模型表示各种器件的物理布局的数据级。在其中使用一些本文档来自技高网...

【技术保护点】
1.一种处理器，包括：前端，用于接收指令；解码器，用于对所述指令解码；核，用于执行所述指令，所述核包含：第一逻辑，用于确定所述指令将要求在存储器中从源数据转换的跨越数据，所述跨越数据用于包含要加载到相同寄存器中以用于执行所述指令的来自所述源数据中的多个结构的对应索引元素； 第二逻辑，用于将源数据加载到带有元素的第一索引布局和元素的第二索引布局的多个预备向量寄存器中；其中：多个所述预备向量寄存器要加载有元素的所述第一索引布局；以及所述预备向量寄存器的公共寄存器要加载有元素的所述第二索引布局；第三逻辑，用于向所述预备向量寄存器的内容应用置换指令以使来自所述多个结构的对应索引元素被加载到相应源向量寄存器中；以及引退单元，用于使所述指令引退。

【技术特征摘要】
【国外来华专利技术】2015.12.18 US 14/9753901.一种处理器，包括：前端，用于接收指令；解码器，用于对所述指令解码；核，用于执行所述指令，所述核包含：第一逻辑，用于确定所述指令将要求在存储器中从源数据转换的跨越数据，所述跨越数据用于包含要加载到相同寄存器中以用于执行所述指令的来自所述源数据中的多个结构的对应索引元素；第二逻辑，用于将源数据加载到带有元素的第一索引布局和元素的第二索引布局的多个预备向量寄存器中；其中：多个所述预备向量寄存器要加载有元素的所述第一索引布局；以及所述预备向量寄存器的公共寄存器要加载有元素的所述第二索引布局；第三逻辑，用于向所述预备向量寄存器的内容应用置换指令以使来自所述多个结构的对应索引元素被加载到相应源向量寄存器中；以及引退单元，用于使所述指令引退。2.如权利要求1所述的处理器，其中所述核进一步包含：第四逻辑，其用于在完成源数据到跨越数据的转换时在一个或更多个源向量寄存器上执行所述指令。3.如权利要求1所述的处理器，其中所述核进一步包含：第四逻辑，用于基于元素的所述第一索引布局创建索引向量，元素的所述第一索引布局带有索引以指示要存储两个预备向量寄存器的哪些元素；第五逻辑，用于有选择地将第一置换指令的结果存储在所述索引向量中，所述第一置换指令用于在第一预备向量寄存器与第二预备向量寄存器之间置换元素的所述第一索引布局中的内容；第六逻辑，用于有选择地保持所述索引值的索引以便随后使用所述索引向量。4.如权利要求1所述的处理器，其中所述核进一步包含：第四逻辑，用于基于元素的所述第一索引布局创建索引向量，元素的所述第一索引布局带有索引以指示要存储两个预备向量寄存器的哪些元素；第五逻辑，用于有选择地将第一置换指令的结果存储在所述索引向量中，所述第一置换指令用于在第一预备向量寄存器与第二预备向量寄存器之间置换元素的所述第一索引布局中的内容；第六逻辑，用于有选择地保持用于第二置换指令的所述索引向量的索引；以及第七逻辑，用于应用第二置换指令，其中带有所述索引向量的所保持的索引以指示要被置换的所述公共向量寄存器以及第三预备向量寄存器的元素。5.如权利要求1所述的处理器，其中：所述跨越数据要包含8个向量寄存器，每个向量用于包含与其它向量对应的5个元素；以及8个置换操作要被应用于所述预备向量寄存器的内容以得出所述相应源向量寄存器的内容。6.如权利要求1所述的处理器，其中：所述跨越数据要包含8个向量寄存器，每个向量用于包含与其它向量对应的5个元素；以及2个置换操作要被应用于所述公共向量寄存器的内容以得出所述相应源向量寄存器的内容。7.如权利要求1所述的处理器，其中：所述跨越数据要包含8个向量寄存器，每个向量用于包含与其它向量对应的5个元素；以及所述核进一步包含：第四逻辑，其用于创建要与置换指令一起使用的6个索引向量以得出所述源向量寄存器的内容。8.一种系统，包括：前端，用于接收指令；解码器，用于对所述指令解码；核，用于执行所述指令，包含：第一逻辑，用于确定所述指令将要求在存储器中从源数据转换的跨越数据，所述跨越数据用于包含要加载到相同寄存器中以用于执行所述指令的来自所述源数据中的多个结构的对应索引元素；第二逻辑，用于将源数据加载到带有元素的第一索引布局和元素的第二索引布局的多个预备向量寄存器中；其中：多个所述预备向量寄存器要加载有元素的所述第一索引布局；以及所述预备向量寄存器的公共寄存器要加载有元素的所述第二索引布局；第三逻辑，用于向所述预备向量寄存器的内容应用置换指令以使来自所述多个结构的对应索引元素被加载到相应源向量寄存器中；以及引退单元，用于使所述指令引退。9.如权利要求8所述的系统，其中所述核进一步包含：第四逻辑，其用于在完成源数据到跨越数据的转换时在一个或更多个源向量寄存器上执行所述指令。10.如权利要求8所述的系统，其中所述核进一步包含：第四逻辑，用于基于元素的所述第一索引布局创建索引向量，元素的所述第一索引布局带有索引以指示要存储两个预备向量...

【专利技术属性】
技术研发人员：E奥尔德艾哈迈德瓦尔，S赛尔，J胡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US