包括具有晶核结构的导电结构的半导体器件及其形成方法技术

一种半导体器件和形成其的方法，该半导体器件包括：具有开口的绝缘结构；设置在开口中的导电图案；覆盖导电图案的底表面的阻挡结构，阻挡结构在导电图案与开口的侧壁之间延伸；以及晶核结构，设置在导电图案与阻挡结构之间。晶核结构包括接触阻挡结构的第一晶核层和接触导电图案的第二晶核层，并且第二晶核层的顶端部分高于第一晶核层的顶端部分。

Semiconductor device including conductive structure with crystal core structure and forming method thereof

A semiconductor device and a method of forming it. The semiconductor device consists of an open insulating structure, a conductive pattern set in an opening, a blocking structure covering the bottom surface of a conductive pattern, a barrier structure extending between the conductive pattern and the opening side wall, and the crystal structure, set in a conducting pattern and blocking. Between structures. The nucleation structure consists of the first nucleation layer of the contact barrier structure and the second crystal nucleus contacting the conductive pattern, and the top part of the second crystal nucleus is higher than the top part of the first crystal layer.

【技术实现步骤摘要】
包括具有晶核结构的导电结构的半导体器件及其形成方法
本专利技术构思涉及半导体器件和形成半导体器件的方法，并且更具体地，涉及包括具有晶核结构的导电结构的半导体器件以及形成包括上述导电结构的半导体器件的方法。
技术介绍
随着近来半导体器件集成度不断提高的趋势，配置半导体器件的元件的尺寸已经减小。例如，由诸如例如接触插塞的金属材料形成的元件的尺寸已经减小。然而，随着接触插塞的尺寸减小，其中可能产生的小缺陷正日益影响半导体器件的性能或操作特性。
技术实现思路
本专利技术构思的实施方式提供一种半导体器件，该半导体器件包括可以减少缺陷产生的导电结构。本专利技术构思的实施方式可以提供一种半导体器件，该半导体器件包括可以提高电特性的导电结构。本专利技术构思的实施方式提供一种半导体器件，该半导体器件包括：具有开口的绝缘结构；设置在开口中的导电图案；阻挡结构，在导电图案与开口的侧壁之间延伸，阻挡结构覆盖导电图案的底表面；以及晶核结构，设置在导电图案与阻挡结构之间。晶核结构包括接触阻挡结构的第一晶核层和接触导电图案的第二晶核层，并且第二晶核层的顶端部分在第一晶核层的顶端部分之上。本专利技术构思的实施方式提供一种半导体器件，该半导体器件包括：具有开口的第一绝缘结构；以及设置在开口中的第一导电结构。第一导电结构包括阻挡结构、晶核结构和导电图案。阻挡结构和晶核结构在导电图案和第一绝缘结构之间延伸，阻挡结构覆盖导电图案的底表面。晶核结构设置在阻挡结构和导电图案之间。晶核结构包括第一杂质元素。晶核结构包括接触阻挡结构的第一晶核层和接触导电图案的第二晶核层。第一晶核层中的第一杂质元素的浓度比第二晶核层中的第一杂质元素的浓度高。本专利技术构思的实施方式提供一种形成半导体器件的方法，该方法包括：形成阻挡材料层；在阻挡材料层上形成晶核材料层；以及在晶核材料层上形成导电材料层。晶核材料层通过执行使用第一还原材料、第二还原材料和源材料的沉积工艺形成。第一还原材料关于源材料的吉布斯自由能低于第二还原材料关于源材料的吉布斯自由能。形成晶核材料层包括形成接触阻挡材料层的第一晶核材料的初始单位工艺以及形成接触导电材料层的第二晶核材料的最终单位工艺。初始单位工艺包括将第一还原材料和源材料顺序地供给到工艺腔室。最终单位工艺包括将第二还原材料和源材料顺序地供给到工艺腔室。本专利技术构思的实施方式提供一种形成半导体器件的方法，该方法包括：形成阻挡材料层；在阻挡材料层上形成晶核材料层；以及在晶核材料层上形成导电材料层。晶核材料层通过执行使用第一还原材料、第二还原材料和源材料的第一沉积工艺形成。形成晶核材料层包括形成是非晶的且接触阻挡材料层的第一晶核材料的初始单位工艺以及形成是晶体的且接触导电材料层的第二晶核材料的最终单位工艺。初始单位工艺包括将第一还原材料和源材料顺序地供给到工艺腔室。最终单位工艺包括将第二还原材料和源材料顺序地供给到工艺腔室。本专利技术构思的实施方式还提供一种半导体器件，该半导体器件包括：设置在基板上的器件隔离区，该器件隔离区限定有源区；设置在有源区上方的栅极；覆盖栅极的侧壁的栅极绝缘间隔物；以及在有源区上方设置在栅极两侧的源极/漏极区。该栅极包括第一导电层、第二导电层和第三导电层。第三导电层设置在栅极绝缘间隔物之间。第一导电层覆盖第三导电层的侧表面和底表面。第二导电层设置在第一导电层与第三导电层之间。第二导电层包括接触第一导电层的第一晶核层和接触第三导电层的第二晶核层。第二晶核层的顶端部分在第一晶核层的顶端部分之上。本专利技术构思的实施方式还提供一种半导体器件，该半导体器件包括：限定有源区的器件隔离区；在有源区上的源极/漏极区；以及在源极/漏极区上的接触插塞。该接触插塞包括阻挡结构、晶核结构和导电图案。阻挡结构覆盖导电图案的侧表面和底表面。晶核结构设置在导电图案和阻挡结构之间。晶核结构包括设置在导电图案和阻挡结构之间的第一晶核层以及设置在第一晶核层和导电图案之间的第二晶核层。第二晶核层的顶端部分在第一晶核层的顶端部分之上。附图说明结合附图，通过以下详细描述，将更清楚地理解本专利技术构思的上述和其它方面、特征和优点，其中：图1示出根据本专利技术构思的一示例实施方式的半导体器件的横截面图；图2示出图1的部分A的放大图；图3示出图2的部分C的放大图；图4示出曲线图，示意性地显示了在根据本专利技术构思的一示例实施方式的半导体器件的一些组件中的杂质元素的分布特征；图5A示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的横截面图；图5B示出根据本专利技术构思的一示例实施方式的半导体器件的另一修改示例的横截面图；图5C示出根据本专利技术构思的一示例实施方式的半导体器件的另一修改示例的横截面图；图5D示出根据本专利技术构思的一示例实施方式的半导体器件的另一修改示例的横截面图；图6示出根据本专利技术构思的一示例实施方式的半导体器件的透视图；图7A示出根据本专利技术构思的一示例实施方式的半导体器件的另一修改示例的平面图；图7B示出沿图7A的线I-I'和II-II'截取的一区域的横截面图；图7C示出沿图7A的线II-II'截取的一区域的横截面图；图8A示出根据本专利技术构思的一示例实施方式的半导体器件的另一修改示例的平面图；图8B示出沿图8A的线III-III'截取的一区域的横截面图；图8C示出沿图8A的线IV-IV'截取的一区域的横截面图；图9示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的流程图；图10A示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的横截面图；图10B示出形成关于图10A描述的半导体器件的方法的另外的横截面图；图10C示出形成关于图10A描述的半导体器件的方法的另外的横截面图；图11示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的流程图；图12A示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的一示例；图12B示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的另一示例；图12C示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的另一示例；图12D示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的另一示例；图12E示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的另一示例；以及图12F示出气体脉冲图，其示出根据本专利技术构思的一示例实施方式的形成半导体器件的方法的另一示例。具体实施方式将参照图1描述根据本专利技术构思的一示例实施方式的半导体器件1。图1示出了根据本专利技术构思的一示例实施方式的半导体器件1的横截面图。参照图1，根据一示例实施方式的半导体器件1包括衬底10、绝缘结构20和导电结构30。绝缘结构20具有开口21。绝缘结构20的开口21可以穿过绝缘结构20。在一示例实施方式中，绝缘结构20的开口21可以暴露衬底10的一部分。绝缘结构20可以由诸如低k电介质、硅氧化物或硅氮化物等的绝缘材料形成。绝缘结构20可以包括单层，但是本专利技术构思不限于此。例如，在本专利技术构思的其它实施方式中，绝缘结构20可以包括两个或更多个绝缘材料层。衬底10可以在其上包括各种部件。例如，衬底10可以包括晶体管的源极/漏极区。因此，衬底10的被绝缘结构20的开口21暴露的部分本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：具有开口的绝缘结构；设置在所述开口中的导电图案；阻挡结构，在所述导电图案与所述开口的侧壁之间延伸，所述阻挡结构覆盖所述导电图案的底表面；以及晶核结构，设置在所述导电图案与所述阻挡结构之间，其中所述晶核结构包括接触所述阻挡结构的第一晶核层和接触所述导电图案的第二晶核层，以及所述第二晶核层的顶端部分在所述第一晶核层的顶端部分之上。

【技术特征摘要】
2017.01.25 KR 10-2017-00119651.一种半导体器件，包括：具有开口的绝缘结构；设置在所述开口中的导电图案；阻挡结构，在所述导电图案与所述开口的侧壁之间延伸，所述阻挡结构覆盖所述导电图案的底表面；以及晶核结构，设置在所述导电图案与所述阻挡结构之间，其中所述晶核结构包括接触所述阻挡结构的第一晶核层和接触所述导电图案的第二晶核层，以及所述第二晶核层的顶端部分在所述第一晶核层的顶端部分之上。2.根据权利要求1所述的半导体器件，其中所述第一晶核层包括第一晶核材料，以及所述第二晶核层包括第二晶核材料。3.根据权利要求2所述的半导体器件，其中所述第一晶核材料是非晶的，所述第二晶核材料是晶体的，所述导电图案是晶体的，所述导电图案具有比所述第二晶核材料的晶粒尺寸大的晶粒尺寸。4.根据权利要求2所述的半导体器件，其中所述晶核结构还包括在所述第一晶核层和所述第二晶核层之间的中间晶核层，所述中间晶核层的至少之一包括所述第二晶核材料，以及所述中间晶核层的剩余中间晶核层包括所述第一晶核材料。5.根据权利要求1所述的半导体器件，其中所述第一晶核层的厚度大于所述第二晶核层的厚度。6.根据权利要求1所述的半导体器件，其中所述晶核结构还包括设置在所述第一晶核层和所述第二晶核层之间的第一中间晶核层以及设置在所述第一中间晶核层和所述第二晶核层之间的第二中间晶核层，所述第一晶核层和所述第二中间晶核层包括第一晶核材料，以及所述第二晶核层和所述第一中间晶核层包括第二晶核材料。7.根据权利要求6所述的半导体器件，其中所述第一中间晶核层的厚度不同于所述第二中间晶核层的厚度。8.根据权利要求6所述的半导体器件，其中所述第一中间晶核层和所述第二中间晶核层中的至少之一比所述第一晶核层和所述第二晶核层的至少之一厚。9.根据权利要求1所述的半导体器件，其中所述导电图案的顶表面和所述阻挡结构的顶表面是共面的，并且所述第一晶核层的所述顶端部分比所述导电图案的所述顶表面和所述阻挡结构的所述顶表面低。10.一种半导体器件，包括：具有开口的第一绝缘结构；以及设置在所述开口中的第一导电结构，其中所述第一导电结构包括阻挡结构、晶核结构和导电图案，所述阻挡结构和所述晶核结构在所述导电图案和所述第一绝缘结构之间延伸，所述阻挡结构覆盖所述导电图案的底表面，所述晶核结构设置在所述阻挡结构和所述导电图案之间，所述晶核结构包括第一杂质元素，所述晶核结构包括接触所述阻挡结构的第一晶核层和接触所述导电图案的第二晶核层，以及所述第一晶核层中的所述第一杂质元素的浓度比所述第二晶核层中的所述第一杂质元素的浓度高。11.根据权利要求10所述的半导体器件，其中所述晶核结构还包括第二杂质元素，以及所述第二晶核层中的所述第二杂质元素的浓度比所述第一晶核层中的所述第二杂质元素的浓度高。12.根据权利要求11所述的半导体器件，其中所述晶核结构包括钨(W)晶核材料，所述导电图案包括块体钨(W)材料，所述第一杂质元素是硼(B)，所述第二杂质元素是氟(F)。13.根据权利要求10所述的半导体器件，其中所述晶核结构还包括在所述第一晶核层和所述第二晶核层之间的中间晶核层，所述中间晶核层的至少之一与所述第一晶核层包括相同的第一晶核材料，以及所述中间晶核层的剩余中间晶核层与所述第二晶核层包括相同的第二晶核材料。14.根据权利要求10所述的半导体器件，还包括：设置在所述第一绝缘结构之上的第二绝缘结构；以及穿过所述第二绝缘结构的第二导电结构，所述第二导电结构接触所述第一导电结构的顶表面的至少一部分，其中所述第二绝缘结构包括在所述第一绝缘结构之上的第一绝缘层和第二绝缘层，以及所述第二绝缘层的厚度大于所述第一绝缘层的厚度。15.根据权利要求14所述的半导体器件，其中所述第一导电结构的所述顶表面的所述部分接触所述第二导电结构，所述第一导电结构的所述顶表面的剩余部分接触所述第一绝缘层，所述阻挡结构接触所述第一绝缘层，所述阻挡结构的顶表面和所述导电图案的顶表面是共面的，所述晶核结构的一部分接触所述第一绝缘层，...

【专利技术属性】
技术研发人员：金太烈，姜池远，申忠桓，李琎一，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR