一种遂穿场效应晶体管及其制造方法技术

本发明专利技术提供一种遂穿场效应晶体管及其制造方法，形成的源区位于部分栅结构下以及栅结构侧面的衬底中，也就是说，栅结构交叠覆盖部分的源区，这样，可以提高栅电压对器件源区/沟道区的电势控制能力，进一步地，源区的面积大于漏区的面积，且源区掺杂浓度高于漏区掺杂浓度，使源区载流子浓度总体上高于漏区载流子浓度，最终形成的具有铁电栅层的栅极具有负电容效应，可以放大栅极表面电势，这些都可以增大器件的遂穿几率，整体提高器件的开态电流。

【技术实现步骤摘要】
一种遂穿场效应晶体管及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种遂穿场效应晶体管及其制造方法。
技术介绍
随着集成电路技术的不断发展，器件尺寸不断缩小，导致器件的短沟道效应以及泄露电流等问题越来越突出，导致电路的功耗不断增加。对于传统的金属氧化物场效应晶体管(MOSFET)器件，受限于载流子的扩散机制，在常温下MOSFET器件的亚阈值摆幅(SS)无法突破60mV/dec，这严重影响了在相应的栅电压下的开关速率，导致漏电流随着电源电压的降低呈指数增长。隧穿场效应晶体管(TFET，TunnelingFieldEffectTransistor)，其工作原理是带带隧穿机制，从工作原理上来看，由于TFET的开启电流与温度没有指数依赖关系，因此亚阈值电流不受载流子热分布的限制，其SS可以实现小于60meV/dec，为降低功耗、减小器件关断电流，提供一种途径。然而，受隧穿几率的限制，传统的TFET隧穿电流较小，难以满足应用需求。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种遂穿场效应晶体管及其制造方法，提高器件的遂穿几率和遂穿电流。为实现上述目的，本专利技术有如下技术方案：一种遂穿场效应晶体管，包括：衬底；衬底上的栅结构，所述栅结构包括栅介质层以及其上的栅极；位于所述栅结构一侧的衬底中的漏区；位于部分所述栅结构之下以及所述栅结构另一侧的衬底中的源区，所述源区和所述漏区具有不同的掺杂类型。可选地，所述源区的面积大于所述漏区的面积。可选地，所述源区的掺杂浓度高于所述漏区的掺杂浓度。可选地，所述源区的掺杂浓度至少较所述漏区的掺杂浓度高一个数量级。可选地，还包括：与所述衬底具有不同材料的异质沟道层，所述异质沟道层位于所述栅结构下的衬底中且由所述栅结构覆盖，所述异质沟道层靠近所述源区的一端嵌在所述源区中。可选地，所述衬底为硅衬底，所述异质沟道层包括：InAs、GaAs、InGaAs、InP、GeSi、GeSn、SiC中的一种或多种。可选地，所述栅极包括铁电栅层。一种遂穿场效应晶体管的制造方法，包括：提供衬底；在所述衬底中形成源区；形成栅结构，所述栅结构位于部分所述源区及所述源区旁的衬底之上，所述栅结构包括栅介质层以及其上的栅极；在所述栅结构与所述源区相对的一侧的衬底中形成漏区，所述源区和所述漏区具有不同的掺杂类型。可选地，所述源区的面积大于所述漏区的面积。可选地，在形成源区之后、形成栅结构之前，还包括：在所述源区以及源区一侧的衬底中形成开口，并在开口中形成与所述衬底具有不同材料的异质沟道层；则，所述形成栅结构，包括：在所述异质沟道层上形成栅结构，所述栅结构覆盖所述异质沟道层。本专利技术实施例提供的遂穿场效应晶体管及其制造方法，形成的源区位于部分栅结构下以及栅结构侧面的衬底中，也就是说，栅结构交叠覆盖部分的源区，这样，可以提高栅极电压对器件源区/沟道区的电势控制能力，进一步地，源区的面积大于漏区的面积，使源区载流子浓度总体上高于漏区载流子浓度，以增大器件的遂穿几率，整体提高器件的开态电流。更进一步地，在衬底中源区和漏区之间还形成有与衬底沟道不同材料的异质沟道层，该异质沟道层减小了能带间隙，更进一步提高了载流子的遂穿几率，增大器件的遂穿电流，提高晶体管驱动能力。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了根据本专利技术实施例的遂穿场效应晶体管的制造方法的流程图；图2-9示出了根据本专利技术实施例的制造方法形成遂穿场效应晶体管的过程中的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本专利技术旨在提供一种遂穿场效应晶体管及其制造方法，以提高器件的遂穿几率，增大器件的遂穿电流，使得遂穿场效应晶体管能够满足应用需求。参考图9所述，本申请提供了一种遂穿场效应晶体管，包括：衬底100；衬底100上的栅结构130，所述栅结构130包括栅介质层1301以及其上的栅极；位于所述栅结构130一侧的衬底中的漏区140；位于部分所述栅结构130之下以及所述栅结构130另一侧的衬底100中的源区110，所述源区110和所述漏区140具有不同的掺杂类型。在本专利技术中，形成的源区位于部分栅结构下以及栅结构侧面的衬底中，也就是说，栅结构交叠覆盖部分的源区，这样，可以提高栅电压对器件源区/沟道区的电势控制能力，增大器件的遂穿电流，进而增大器件的开态电流。在本专利技术实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。所述衬底100可以具有掺杂的衬底，例如为硼掺杂的P型衬底，掺杂浓度例如可以为1.56x1016cm-3。衬底100中还形成有隔离区102，所述隔离区102可以包括二氧化硅或其他可以分开器件的有源区的材料，隔离区102例如可以为浅沟槽隔离。栅结构130包括栅介质层1301以及其上的栅极，栅介质层1301的材料可以为氧化硅或高k介质材料或其他合适的介质材料，高k介质材料是和氧化硅相比，具有高介电常数的材料，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等。栅极可以为单层或叠层结构，优选地，所述栅极为包括金属栅的叠层结构，更优选地，栅极中还包括铁电栅层，在一些实施例中，如图9所示，栅极包括从下至上依次层叠的第一金属栅1302、铁电栅层1303、第二金属栅1304以及栅电极层1305。其中，第一金属栅1301和第二金属栅1302的材料可以为Ti、Ta、Hf等单质金属、合金、金属氮化物等中的一种或多种，例如可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等。铁电栅层1303的材料例如可以为掺杂有铝(Al)、锶(Sr)、钡(Ba)、镐(Zr)、铌(Nb)、铬(Cr)、镧(La)或铋(Bi)等元素的氧化铪、氧化锰、氧化钛、氧化担或氧化铁等。栅电极层1305可以为金属电极材料，例如可以为金(Au)、银(Ag)等。最终形成的具有铁电栅层的栅极具有负电容效应，可以放大栅极表面电势，从而促进晶体管开态电流的进一步提升。源区110从部分栅结构130下的区域延本文档来自技高网...

【技术保护点】
1.一种遂穿场效应晶体管，其特征在于，包括：衬底；衬底上的栅结构，所述栅结构包括栅介质层以及其上的栅极；位于所述栅结构一侧的衬底中的漏区；位于部分所述栅结构之下以及所述栅结构另一侧的衬底中的源区，所述源区和所述漏区具有不同的掺杂类型。

【技术特征摘要】
1.一种遂穿场效应晶体管，其特征在于，包括：衬底；衬底上的栅结构，所述栅结构包括栅介质层以及其上的栅极；位于所述栅结构一侧的衬底中的漏区；位于部分所述栅结构之下以及所述栅结构另一侧的衬底中的源区，所述源区和所述漏区具有不同的掺杂类型。2.根据权利要求1所述的晶体管，其特征在于，所述源区的面积大于所述漏区的面积。3.根据权利要求1所述的晶体管，其特征在于，所述源区的掺杂浓度高于所述漏区的掺杂浓度。4.根据权利要求3所述的晶体管，其特征在于，所述源区的掺杂浓度至少较所述漏区的掺杂浓度高一个数量级。5.根据权利要求1-4中任一项所述的晶体管，其特征在于，还包括：与所述衬底具有不同材料的异质沟道层，所述异质沟道层位于所述栅结构下的衬底中且由所述栅结构覆盖，所述异质沟道层靠近所述源区的一端嵌在所述源区中。6.根据权利要求5所述的晶体管，其特征在于，所述衬底为硅衬底，所述异质沟道...

【专利技术属性】
技术研发人员：陶桂龙，许高博，毕津顺，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11