一种采用双路电压控制压控振荡器的电荷泵锁相环制造技术

本发明专利技术提供了一种采用双路电压控制压控振荡器的电荷泵锁相环，该锁相环包括N级环形振荡器B200和放大整形电路B201，接收由电荷泵锁相环的电荷泵及环路滤波器分别产生的两路控制电压，并根据该控制电压生成一定频率的正弦波振荡信号，并将其整形为方波，作为电荷泵锁相环的数字分频器的输入信号。本发明专利技术与传统的压控振荡器相比，以两个控制电压VC1和VC2作为调谐电压，VC1作为粗调电压，VC2作为细调电压，兼顾调谐速度与振荡信号质量，能够有效加快电荷泵锁相环的锁定。

A charge pump phase-locked loop using dual voltage controlled voltage controlled oscillator

The present invention provides a charge pump phase-locked loop with dual voltage controlled voltage controlled oscillator (VCO), which includes a N ring oscillator B200 and a magnifying plastic circuit B201, receiving two control voltages generated by charge pump and loop filter respectively by the charge pump phase locked loop, and generating a certain frequency according to the control voltage. The chord wave oscillating signal is transformed into square wave and used as the input signal of the digital divider of the charge pump phase locked loop. Compared with the traditional voltage controlled oscillator, two control voltage VC1 and VC2 are used as tuning voltages, VC1 is used as a roughing voltage, VC2 is a fine tuning voltage, and the tuning speed and the quality of the oscillating signal are taken into account, and the locking of the charge pump phase lock loop can be effectively accelerated.

【技术实现步骤摘要】
一种采用双路电压控制压控振荡器的电荷泵锁相环
本专利技术涉及一种采用双路电压控制压控振荡器的电荷泵锁相环，属于集成电路

技术介绍
锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，能够提供低噪声的时钟信号，在无线通信、导航、计算机等领域中得到了广泛的应用。电荷泵锁相环是数模混合锁相环的典型代表，其理论静态相位误差为零，具有高速、低抖动、低功耗等显著优势，是目前应用最为广泛的锁相环。电荷泵锁相环的基本结构如图1所示。随着集成电路工艺的不断进步和规模的持续增加，集成电路系统对锁相环电路性能的要求越来越高。锁相环不仅要能够输出频率范围宽、时域抖动低的高质量时钟，同时还要尽可能地加快锁定速度并降低功耗，以满足高集成度系统和高速应用的需要。而从锁相环的原理可知，加快锁定速度通常要以牺牲噪声性能为代价。目前常见的电荷泵锁相环大多采用单一控制电压的压控振荡器结构，通过带宽切换或预启动策略提升锁相环的锁定速度，其主要问题是需要设计额外的电路模块，增加了硬件消耗和版图面积，同时带来了功耗的上升，不利于集成。
技术实现思路
本专利技术解决的技术问题为：克服现有技术的不足，提供一种采用双路电压控制压控振荡器的电荷泵锁相环，利用双路电压同时控制振荡器，在保证噪声性能的前提下，加快电荷泵锁相环的锁定。本专利技术解决的技术方案为：一种采用双路电压控制压控振荡器的电荷泵锁相环，包括鉴相器B102、电荷泵B103、环路滤波器B104和压控振荡器电路B105，所述压控振荡器电路，包括N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。所述振荡器延迟级包括偏置电路B301、振荡器延迟级主体B302和偏置电路B303，其中：偏置电路B301包括运算放大器A321、PMOS管M305和NMOS管M319；振荡器延迟级主体B302包括PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、NMOS管M311、NMOS管M312、NMOS管M313、NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317和NMOS管M318；偏置电路B303包括运算放大器A322、PMOS管M306和NMOS管M3110；PMOS管M301的栅极同时连接PMOS管M305的栅极和运算放大器A321的输出端，PMOS管M301的漏极连接PMOS管M303的源极，PMOS管M301的源极同时连接PMOS管M302的源极和电源；PMOS管M302的栅极同时连接PMOS管M306的栅极和运算放大器A322的输出端，PMOS管M302的漏极连接PMOS管M304的源极；PMOS管M303的栅极作为振荡器延迟级的正输入端VIN1，PMOS管M303的漏极作为振荡器延迟级的负输出端VOUT1，并同时连接NMOS管M311的漏极、NMOS管M312的漏极、NMOS管M312的栅极、NMOS管M313的漏极、NMOS管M314的漏极和NMOS管M314的栅极；PMOS管M304的栅极作为振荡器延迟级的负输入端VIN2，PMOS管M304的漏极作为振荡器延迟级的正输出端VOU2，并同时连接NMOS管M315的漏极、NMOS管M315的栅极、NMOS管M316的漏极、NMOS管M317的漏极、NMOS管M317的栅极和NMOS管M318的漏极；PMOS管M305的漏极同时连接NMOS管M313的栅极、NMOS管M316的栅极、NMOS管M319的漏极、NMOS管M319的栅极以及运算放大器A321的正输入端，PMOS管M305的源极连接电源；PMOS管M306的漏极同时连接NMOS管M311的栅极、NMOS管M318的栅极、NMOS管M3110的漏极、NMOS管M3110的栅极以及运算放大器A322的正输入端，PMOS管M306的源极接电源；NMOS管M311的源极接地；NMOS管M312的源极接地；NMOS管M313的源极接地；NMOS管M314的源极接地；NMOS管M315的源极接地；NMOS管M316的源极接地；NMOS管M317的源极接地；NMOS管M318的源极接地；NMOS管M319的源极接地；NMOS管M3110的源极接地；运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS1；运算放大器A321的负输入端作为振荡器延迟级的第一偏置电压输入端BIAS2。所述压控振荡器电路还包括放大整形电路B201，所述放大整形电路B201接收压控振荡器电路输出的正弦波振荡信号，对其进行放大，将放大后的正弦波振荡信号整形为满摆幅的方波振荡信号并缓冲输出。所述放大整形电路B201包括运算放大器A401、运算放大器A402、运算放大器A403、运算放大器A404、缓冲级G411、缓冲级G412、同相器B441、同相器B442、反相器B451和反相器B452；运算放大器A401的正输入端同时连接放大整形电路B210的第一输入端VINP和运算放大器A402的负输入端，运算放大器A401的负输入端同时连接放大整形电路B210的第二输入端VINN和运算放大器A402的正输入端，运算放大器A401的输出端同时连接运算放大器A403的负输入端和运算放大器A404的正输入端；运算放大器A402的输出端同时连接运算放大器A403的正输入端和运算放大器A404的负输入端；运算放大器A403的输出端连接同相器B441和反相器452的输入端；运算放大器A404的输出端连接同相器B442和反相器B451的输入端；同相器B441和反相器B451的输出端同时连接缓冲级G411的输入端，同相器B442和反相器B452的输出端同时连接缓冲级G412的输入端，缓冲级G411的输出端作为压控振荡器B105的第一输出端，用于输出正振荡信号VOUTP；缓冲级G412的输出端作为压控振荡器B105的第二输出端，用于输出负振荡信号VOUTN。本专利技术与现有技术相比的有益效果在于：(1)、本专利技术提供的压控振荡器采用双路电压同时控制的策略，其中一路控制电压直接来自电荷泵的输出，另一路控制电压则为电荷泵的输出经环路滤波器滤波后的电压。通过利用这两路控制电压各自的特点，能够在保证环形振荡器振荡信号噪声性能的前提下，加速振荡频率向目标频率的变化。(2)、本专利技术提供了放大整形电路首先用模拟运算放大器放大正弦信号的摆幅，再利用同相器和反相器对摆幅放大后的信号进行进一步整形，最后经数字缓冲器将经过放大整形的信号输出。与传统的直接利用数字电路整形正弦信号的方法相比，该放大整形电路使得环形振荡器能够工作在较低的输出摆幅下，从而降低环形振荡器的功耗。附图说明图1为本专利技术实施例电荷泵锁相环的整体结构示意图；图2为本专利技术实施例压控振荡器结构示意图；图3为本专利技术实施例压控振荡器中的环形振荡器延迟级结构示意图；图4为本专利技术实施例压控振荡器中的放大整形电路结构示意图；图5(a)为常规的运算放大器输入、输出电压波形示意图；图5(b)本文档来自技高网...

【技术保护点】
1.一种采用双路电压控制压控振荡器的电荷泵锁相环，包括鉴相器B102、电荷泵B103、环路滤波器B104和压控振荡器电路B105，其特征在于所述压控振荡器电路，包括N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。

【技术特征摘要】
1.一种采用双路电压控制压控振荡器的电荷泵锁相环，包括鉴相器B102、电荷泵B103、环路滤波器B104和压控振荡器电路B105，其特征在于所述压控振荡器电路，包括N级振荡器延迟级，N≥3，每一级振荡器延迟级均接收来自电荷泵B103的输出电压VC1和来自环路滤波器B104的输出电压VC2，将其分别作为第一偏置电压和第二偏置电压，根据第一偏置电压和第二偏置电压的幅度，调节每一级振荡器延迟级的负载大小，从而改变每一级振荡器延迟级的延时，使N级振荡器生成一定频率的正弦波振荡信号。2.根据权利要求1所述的一种采用双路电压控制压控振荡器的电荷泵锁相环，其特征在于所述振荡器延迟级包括偏置电路B301、振荡器延迟级主体B302和偏置电路B303，其中：偏置电路B301包括运算放大器A321、PMOS管M305和NMOS管M319；振荡器延迟级主体B302包括PMOS管M301、PMOS管M302、PMOS管M303、PMOS管M304、NMOS管M311、NMOS管M312、NMOS管M313、NMOS管M314、NMOS管M315、NMOS管M316、NMOS管M317和NMOS管M318；偏置电路B303包括运算放大器A322、PMOS管M306和NMOS管M3110；PMOS管M301的栅极同时连接PMOS管M305的栅极和运算放大器A321的输出端，PMOS管M301的漏极连接PMOS管M303的源极，PMOS管M301的源极同时连接PMOS管M302的源极和电源；PMOS管M302的栅极同时连接PMOS管M306的栅极和运算放大器A322的输出端，PMOS管M302的漏极连接PMOS管M304的源极；PMOS管M303的栅极作为振荡器延迟级的正输入端VIN1，PMOS管M303的漏极作为振荡器延迟级的负输出端VOUT1，并同时连接NMOS管M311的漏极、NMOS管M312的漏极、NMOS管M312的栅极、NMOS管M313的漏极、NMOS管M314的漏极和NMOS管M314的栅极；PMOS管M304的栅极作为振荡器延迟级的负输入端VIN2，PMOS管M304的漏极作为振荡器延迟级的正输出端VOU2，并同时连接NMOS管M315的漏极、NMOS管M315的栅极、NMOS管M316的漏极、NMOS管M317的漏极、NMOS管M317的栅极和NMOS管M318的漏极；PMOS管M305的漏极同时连接NMOS管M313的栅极、NMOS管M316的栅极、NMOS管M319的漏极、NMOS管M319的栅极以...

【专利技术属性】
技术研发人员：杨铭谦，陈雷，王科迪，张健，李智，李学武，张彦龙，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11