频率合成装置及其方法制造方法及图纸

本发明专利技术提供频率合成装置及其方法。数字时序调整电路接收第一与第二时脉，并根据噪声消除信号与增益控制信号输出第三与第四时脉。模拟相位检测器接收第三与第四时脉并输出模拟时序误差信号。滤波电路接收模拟时序误差信号并输出振荡器控制信号。可控制振荡器接收振荡器控制信号并输出第五时脉。时脉分割器接收第五时脉并根据分割因数输出第二时脉。调制器接收时脉乘法因数并输出分割因数与噪声消除信号。数字相位检测器接收第三与第四时脉，并输出数字时序误差信号。关联电路接收数字时序误差信号与噪声消除信号，并输出增益控制信号。

【技术实现步骤摘要】
频率合成装置及其方法
本专利技术乃涉及一种相位锁定回路为架构的频率合成装置与其频率合成方法。
技术介绍
相位锁定回路(PhaseLockedLoop；PLL)能接收一第一时脉并输出一第二时脉，该第二时脉的频率取决于第一时脉的频率。传统的相位锁定回路包括相位/频率检测器、电荷帮浦、回路滤波器、压控震荡器与时脉分割电路。压控震荡器根据一控制电压输出第二时脉，使得第二时脉的频率能由控制电压决定。时脉分割电路接收第二时脉，并根据一分割比例来输出一第三时脉。相位/频率检测器接收第一时脉与第三时脉，并输出表示第一时脉与第三时脉间时序差的时序信号。电荷帮浦将此时序信号转换为电流信号，回路滤波器再将此电流信号进行滤波，以获得控制第二时脉的频率的控制电压。于是，通过追踪第一时脉的频率便能通过一回路架构来调整第二时脉的频率。于一稳定状态下，第二时脉的频率等于第一时脉的频率与一乘法因数N的乘积，并可表示如下式。N＝Nint+α其中，Nint为一正整数，α为小于1但不小于零的有理数。若α等于零，则时脉分割电路具有一固定的分割因数Nint(即，切割为Nint等分)。针对第二时脉的Nint个循环的每一个循环都会本文档来自技高网...

【技术保护点】
一种频率合成装置，包括：一数字时序调整电路，设置以接收一第一时脉与一第二时脉，并根据一噪声消除信号与一增益控制信号输出一第三时脉与一第四时脉；一模拟相位检测器，设置以接收该第三时脉与该第四时脉并输出一模拟时序误差信号；一滤波电路，设置以接收该模拟时序误差信号并输出一振荡器控制信号；一可控制振荡器，设置以接收该振荡器控制信号并输出一第五时脉；一时脉分割器，设置以接收该第五时脉并根据一分割因数输出该第二时脉；一调制器，设置以接收一时脉乘法因数并输出该分割因数与该噪声消除信号，其中该分割因数的一平均值等于该时脉乘法因数；一数字相位检测器，设置以接收该第三时脉与该第四时脉，并输出一数字时序误差信号，其...

【技术特征摘要】
2016.11.21 US 15/356,7961.一种频率合成装置，包括：一数字时序调整电路，设置以接收一第一时脉与一第二时脉，并根据一噪声消除信号与一增益控制信号输出一第三时脉与一第四时脉；一模拟相位检测器，设置以接收该第三时脉与该第四时脉并输出一模拟时序误差信号；一滤波电路，设置以接收该模拟时序误差信号并输出一振荡器控制信号；一可控制振荡器，设置以接收该振荡器控制信号并输出一第五时脉；一时脉分割器，设置以接收该第五时脉并根据一分割因数输出该第二时脉；一调制器，设置以接收一时脉乘法因数并输出该分割因数与该噪声消除信号，其中该分割因数的一平均值等于该时脉乘法因数；一数字相位检测器，设置以接收该第三时脉与该第四时脉，并输出一数字时序误差信号，其中该数字相位检测器经自行校准以使得该数字时序误差信号的一平均值等于零；以及一关联电路，设置以接收该数字时序误差信号与该噪声消除信号，并输出该增益控制信号。2.如权利要求1所述的频率合成装置，其中该第四时脉与该第三时脉之间的一时序差等于该第二时脉与该第一时脉之间的一时序差、与该增益控制信号成比例的该噪声消除信号以及一时序补偿的总和。3.如权利要求1所述的频率合成装置，其中该数字时序调整电路包括：一固定延迟电路，设置以接收该第二时脉并输出该第四时脉；以及一数字可变延迟电路，设置以接收该第一时脉并根据该噪声消除信号与该增益控制信号输出该第三时脉。4.如权利要求3所述的频率合成装置，其中该数字可变延迟电路线性相关于该噪声消除信号与该增益控制信号。5.如权利要求3所述的频率合成装置，其中该数字可变延迟电路包括：一可调式反相器，包括：一反相器，接收一导轨电压，其中该导轨电压由该增益控制信号所控制以及一可变电容器，该可变电容器由该噪声消除信号所控制。6.如权利要求1所述的频率合成装置，其中该数字相位检测器包括：一歪斜失真调整电路，设置以接收该第三时脉与该第四时脉，并根据一延迟控制信号输出一第一延迟时...

【专利技术属性】
技术研发人员：管继孔，赵煜，林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71