一种锁相环低噪声源端开关电荷泵制造技术

一种锁相环低噪声源端开关电荷泵，包括：第一PMOS管、第二PMOS管、第一电流源、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第一NMOS管、第二NMOS管、第二电流源、第三NMOS管、第四NMOS管、第五NMOS管，其中，第五PMOS管的栅端接收第一脉冲信号，源端、漏端短接并与第三PMOS管的漏端相连；第六PMOS管的栅端接收第一脉冲信号，源端接收1/2倍电源电压，漏端与第三PMOS管的漏端相连；第五NMOS管的栅端接收第二脉冲信号的反相脉冲，源端、漏端短接并与第三NMOS管的漏端相连。本发明专利技术的锁相环低噪声源端开关电荷泵，可以适用于低压应用，并且能够抵消由于开关管的电荷分享产生的噪声。

A phase-locked loop low noise source end switch charge pump

A low noise PLL source switch includes a first charge pump, PMOS tube, second PMOS tube, a first current source, third PMOS tube, fourth PMOS tube and the fifth PMOS tube, sixth PMOS tube, NMOS tube, the first second NMOS tube, second current source and third NMOS tube, fourth NMOS tube, fifth NMOS among them, fifth tube, PMOS tube gate terminal receives a first pulse signal is connected with the drain source, drain shorted and third PMOS tube; Sixth PMOS tube gate terminal receives a first pulse signal source receiving 1/2 times the supply voltage, drain and drain pipe is connected with the end of third PMOS; fifth NMOS the gate terminal receives a second pulse signal of the inverting pulse, drain connected to source, drain and short circuit and third NMOS tubes. The phase locked loop low noise source switch charge pump of the invention can be applied to low voltage applications, and it can cancel the noise generated by charge sharing of switch tubes.

【技术实现步骤摘要】
一种锁相环低噪声源端开关电荷泵
本专利技术涉及锁相环
，特别是涉及一种锁相环低噪声源端开关电荷泵。
技术介绍
锁相环(PLL，PhaseLockLoop)能够产生一个和输入参考时钟在频率和相位上保持一致的时钟，被广泛应用于同步应用中。电荷泵式锁相环(CPLL)凭借其高速、低功耗、频率捕获范围宽、低成本的优势被广泛应用。图1为现有技术中常见的电荷泵式锁相环的电路原理图，如图1所示，电荷泵式锁相环由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器(Divider)这五部分构成。其中，电荷泵(CP)将鉴频鉴相器(PFD)输出的误差脉冲(UP、DN)转换为误差电流，再通过环路滤波器(LPF)积分后生成控制电压使压控振荡器(VCO)产生跟随参考时钟频率的时钟。电荷泵(CP)是锁相环(PLL)的重要组成部分，电荷泵(CP)中电流源的开关引入的非理想效应会严重影响锁相环(PLL)的性能。根据电荷泵(CP)中开关的位置的不同，常见的电荷泵主要分为：开关在栅端的电荷泵、开关在漏端的电荷泵、开关在源端的电荷泵。电荷泵(CP)中的开关根据脉冲信号UP、DN进行开关动作，并且可以采用MOS管作为开关。图2-图4分别为现有技术中常见的栅端、漏端、源端开关电荷泵的电路原理图，其中，图3-4中的漏端、源端开关电荷泵更适合于高速应用。图3中的漏端开关电荷泵，在开关动作期间，作为电流源的MOS管会存在从线性区到饱和区的转换，从而产生电流突波，增加输出信号Vctrl的波动。为了减少开关动作引起的电流突波，在漏端开关电荷泵中增设了缓冲器，图5为现有技术中常见的含缓冲器的漏端开关电荷泵的电路原理图，如图5所示，含缓冲器的漏端开关电荷泵，由于开关直接临近输出端，开关引入的开关噪声会直接作用在输出信号Vctrl上。而为了减小开关的开关噪声对输出信号Vctrl的作用，需要减小作为开关的开关管的尺寸，但在低压应用下，电压裕度有限，减小开关管的尺寸意味着增加开关管的电阻，将使电压裕度更加不足。图6为图4中源端开关电荷泵的电路具体结构图，如图6所示，该源端开关电荷泵，第一、第二PMOS管MP1、MP2的栅端相连，第二PMOS管MP2的栅端、漏端短接并与第一电流源IUP相连，第一电流源IUP接地；第一、第二PMOS管MP1、MP2的源端分别与第三、第四PMOS管MP3、MP4的漏端相连，第三、第四PMOS管MP3、MP4的源端相连并接收电源电压VDD，构成回路；第三PMOS管MP3的栅端接收第一脉冲信号UP的反相脉冲第四PMOS管MP4的栅端接地；第一、第二NMOS管MN1、MN2的栅端相连，第二NMOS管MN2的栅端、漏端短接并与第二电流源IDN相连，第二电流源IDN接收电源电压VDD；第一、第二NMOS管MN1、MN2的源端分别与第三、第四NMOS管MN3、MN4的漏端相连，第三、第四NMOS管MN3、MN4的源端相连并接地，构成回路；第三NMOS管MN3的栅端接收第二脉冲信号DN，第四NMOS管MN4的栅端接收电源电压VDD；第一PMOS管MP1、第一NMOS管MN1的漏端相连，输出输出信号Vctrl。该源端开关电荷泵，开关噪声不会直接作用在输出端，在低压应用中可以增加开关管的尺寸，但开关管引起的电荷分享仍会产生噪声降低锁相环(PLL)的性能。综上所述，需要提出一种适用于低压应用的锁相环低噪声源端开关电荷泵，并且能够抵消由于开关管的电荷分享产生的噪声。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种锁相环低噪声源端开关电荷泵，可以适用于低压应用，并且能够抵消由于开关管的电荷分享产生的噪声。为实现上述目的，本专利技术提供的锁相环低噪声源端开关电荷泵，包括：第一PMOS管、第二PMOS管、第一电流源、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第一NMOS管、第二NMOS管、第二电流源、第三NMOS管、第四NMOS管、第五NMOS管，其中，所述第五PMOS管的栅端接收第一脉冲信号，源端、漏端短接并与所述第三PMOS管的漏端相连；所述第六PMOS管的栅端接收所述第一脉冲信号，源端接收1/2倍电源电压，漏端与所述第三PMOS管的漏端相连；所述第五NMOS管的栅端接收第二脉冲信号的反相脉冲，源端、漏端短接并与所述第三NMOS管的漏端相连。进一步地，还包括，第六NMOS管，其栅端接收所述第二脉冲信号的反相脉冲，源端接收1/2倍电源电压，漏端与所述第三NMOS管的漏端相连。本专利技术的锁相环低噪声源端开关电荷泵，适用于应用于低电源电压并且具有较小的噪声，有利于实现低噪声的电荷泵式锁相环(CPLL)，还可以增加电荷泵(CP)的线性度。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为现有技术中常见的电荷泵式锁相环的电路原理图；图2为现有技术中常见的栅端开关电荷泵的电路原理图；图3为现有技术中常见的漏端开关电荷泵的电路原理图；图4为现有技术中常见的源端开关电荷泵的电路原理图；图5为现有技术中常见的含缓冲器的漏端开关电荷泵的电路原理图；图6为图4中源端开关电荷泵的电路具体结构图；图7为根据本专利技术的锁相环低噪声源端开关电荷泵的电路原理图；图8为图6中的源端开关电荷泵与本专利技术的锁相环低噪声源端开关电荷泵的输出信号的波形对比图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图7为本专利技术的锁相环低噪声源端开关电荷泵的电路原理图，如图7所示，本专利技术的锁相环低噪声源端开关电荷泵，第五PMOS管MP5的栅端接收第一脉冲信号UP，源端、漏端短接并与第三PMOS管MP3的漏端相连；第六PMOS管MP6的栅端接收第一脉冲信号UP，源端接收1/2倍的电源电压VDD，漏端与第三PMOS管MP3的漏端相连；第五NMOS管MN5的栅端接收第二脉冲信号DN的反相脉冲源端、漏端短接并与第三NMOS管MN3的漏端相连；第六NMOS管MN6的栅端接收第二脉冲信号DN的反相脉冲源端接收1/2倍的电源电压VDD，漏端与第三NMOS管MN3的漏端相连。下面详细地阐述本专利技术的锁相环低噪声源端开关电荷泵的工作原理：第一PMOS管MP1、第一NMOS管MN1中的电流分别为第一电流源IUP、第二电流源IDN中的电流。当第一脉冲信号UP为高电平时，第一PMOS管MP1相连的第三PMOS管MP3导通；当第一脉冲信号UP为低电平时，第一PMOS管MP1相连的第三PMOS管MP3断开；当第二脉冲信号DN为高电平时，第一NMOS管MN1相连的第三NMOS管MN3导通；当第二脉冲信号DN为低电平时，第一NMOS管MN1相连的第三NMOS管MN3断开。第五PMOS管MP5的源端、漏端短接并与第三PMOS管MP3的漏端相连，第五PMOS管MP5的栅端与第三PMOS管MP3的栅端接收的脉冲信号(控制电压)的极性相反，第五PMOS管MP5可以抵消第三PMOS管MP3的时钟本文档来自技高网...

【技术保护点】
一种锁相环低噪声源端开关电荷泵，其特征在于，包括：第一PMOS管、第二PMOS管、第一电流源、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第一NMOS管、第二NMOS管、第二电流源、第三NMOS管、第四NMOS管、第五NMOS管，其中，所述第五PMOS管的栅端接收第一脉冲信号，源端、漏端短接并与所述第三PMOS管的漏端相连；所述第六PMOS管，其栅端接收所述第一脉冲信号，其源端接收1/2倍电源电压，其漏端与所述第三PMOS管的漏端相连；所述第五NMOS管，其栅端接收第二脉冲信号的反相脉冲，其源端和漏端短接，并与所述第三NMOS管的漏端相连。

【技术特征摘要】
1.一种锁相环低噪声源端开关电荷泵，其特征在于，包括：第一PMOS管、第二PMOS管、第一电流源、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，第一NMOS管、第二NMOS管、第二电流源、第三NMOS管、第四NMOS管、第五NMOS管，其中，所述第五PMOS管的栅端接收第一脉冲信号，源端、漏端短接并与所述第三PMOS管的漏端相连；所述第六PMOS管，其栅端接收...

【专利技术属性】
技术研发人员：王慧，项骏，赵庆中，刘寅，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11