能够配置硬件的逻辑单元和具有这样的能够配置硬件的逻辑单元的微型控制器制造技术

本发明专利技术涉及一种能够配置硬件的逻辑单元（100），其具有多个粗粒的硬件元件（110、120、130、140、150、160、170、180）并且具有控制元件，其中所述控制元件被设立用于：能够改变所述粗粒的硬件元件（110、120、130、140、150、160、170、180）的配置。

A logic unit capable of configuring the hardware and a microcontroller with such a logic unit capable of configuring the hardware.

The invention relates to a logic unit (100) capable of configuring hardware with a plurality of coarse grained hardware elements (110, 120, 130, 140, 150, 160, 170, 180) and has a control element, wherein the control elements are used to change the hardware elements (110, 120, 130, 140, 150, etc.) capable of changing the coarse-grained particles. The configuration of 170, 180).

【技术实现步骤摘要】
能够配置硬件的逻辑单元和具有这样的能够配置硬件的逻辑单元的微型控制器
本专利技术涉及一种能够配置硬件的逻辑单元以及一种具有这样的能够配置硬件的逻辑单元的微型控制器。
技术介绍
常规的数字的硬件在运行时间期间不能改变。但是能够通过执行不同的软件来实现常规的硬件的不同的功能性。尤其作为常规的数字的硬件，在这方面应该是指处理器单元（所谓的微处理器或者CPU）。这样的处理器单元能够包括适宜的处理器或者处理器核或者由多个（至少两个）处理器核构成的多核处理器。处理器核通常具有用于计算算术和逻辑函数的算术逻辑单元（ALU）并且此外具有局部的存储器。同样，专用的硬件加速器作为处理器的组成部分或者作为分立的构件应该配属于常规的数字的硬件。但是，相对于执行软件的处理器，所述硬件加速器的功能固定地布线，因而在这里不能处理程序代码。与此相比，能够配置硬件的逻辑线路的硬件则并非不能改变，而是能够随时改变并且尤其能够借助于硬件描述语言（HDL）在硬件层面上能够重新编程或者重新配置。由此，能够为所述能够配置硬件的逻辑线路分配不同的功能性。用于能够配置硬件的逻辑线路的实施例是由能够配置的逻辑块（ConfigurableLogicBlock，CLB）构成的复杂现场可编程门阵列（FPGA）以及由能够编程的AND和OR矩阵以及输入和输出块所构成的简单构造的（复杂）可编程逻辑器件（CPLD），下面将上述组件合称FPGA。为了重新配置FPGA，能够给FPGA的各个线路区域不同地布线。在此改变各个线路区域中的硬件元件的配置。借助于这些不同的配置来实现所述线路区域以及由此所述FPGA的不同的功能或者功能性。这样的硬件元件比如能够是查找表（LUT）、多路器（MUX）、逻辑机构（比如可编程互联点）之间的信号线路和/或全局资源（时钟、Vcc、GND）。
技术实现思路
按照本专利技术提出具有独立专利权利要求的特征的、一种能够配置硬件的逻辑单元以及一种具有这样的能够配置硬件的逻辑单元的微型控制器。有利的设计方案是从属权利要求及以下说明书的主题。所述能够配置硬件的逻辑单元具有多个粗粒的、也就是拥有大于一个逻辑门的硬件元件以及控制元件。所述门在此在功能与彼此间的连接方面不能改变。所述控制元件被设立用于：尤其能够在正常运行的期间改变所述粗粒的硬件元件的配置。在此，所述能够配置硬件的逻辑单元尤其是一种结构上的单元、进一步尤其是集成线路的一部分。一般来说，“粒度（Granularität）”是指一个系统以何种程度由彼此能够区分的各个单元所组成。粗粒的系统由较少的、较大的粗粒的元件所组成，而细粒的系统由较多的、较小的细粒的元件所组成。尤其能够在计算机架构的领域内通过逻辑门的数目并且随之尤其通过数学运算或者处理时间与通信或者数据交换之间的比例来描述所述粒度。在细粒的硬件元件（相应一个逻辑门）能够快速地在较短的处理时间内执行简单的逻辑运算，但是在各个元件之间频繁交换数据。与此相比，在粗粒的硬件元件中（相应多个逻辑门）尤其相应用较长的处理时间来执行复杂的运算，并且很少在各个元件之间交换数据。“粗粒的硬件元件”由此尤其是指下述元件，所述元件能够相应地自动地执行复杂的数学运算，而没有为此彼此间交换数据。所述各个粗粒的硬件元件适当地相应构造为以下元件之一：高度复杂的元件像比如算术逻辑单元（ALU）、存储存取单元、通信接口和/或不太复杂的单元比如比较器、加法器、乘法器、除法器、移位寄存器、桶式移位器、乘法累加单元、寄存器或者寄存器块、存储单元（比如RAM、闪存器等等）、多路器（比如2:1-MUX、M:N-MUX）。ALU尤其计算算术和逻辑函数。ALU能够有意义地作为算术函数来执行至少一个加法（ADD）并且作为逻辑函数来执行至少一个否（NOT）和联结（与联结，AND）。优选ALU作为算术函数也能够执行减法（SUB）和/或比较（compare，CMP）和/或乘法（MUL）和/或除法和/或加法的十进制调整（DecimalAdjustafterAddition）。优选ALU也能够作为逻辑函数实施选言判断（或联结，OR）和/或共价（异或联结，XOR，EOR）和/或右移和左移（右移、左移、算术右移：ASR-arithmetischeShiftrechts、算术左移：ASL-arithmetischeShiftlinks、LSR-逻辑右移、LSL-逻辑左移）和/或左转和右转（ROL、ROR）和/或寄存器操纵和/或位变化（设置、删除和测试位）和/或位和字节的重新分类和/或AES指令和/或CRC指令。通过各个彼此连接的粗粒的硬件元件来提供一种复杂的计算单元。“粗粒的硬件元件的配置”是指来自可用的可行方案的粗粒的硬件元件的功能的具体化并且尤其也是指各个元件的连接结构的具体化。通过所述配置的改变，这个计算单元由此能够在硬件层面上对所述元件的功能进行（重新）配置并且以不同的方式将所述元件（重新）彼此连接起来，并且由此能够在硬件层面上使所述计算单元与不同的算法相匹配。传统的能够配置硬件的逻辑线路、比如FPGA或者CPLD通常仅仅具有细粒的硬件元件，所述细粒的硬件元件的配置此外只能通过外部的预先规定来改变。这样的传统的能够配置硬件的逻辑线路由此可以视为（集成）电路，能够在硬件层面上在专门的编程阶段中对所述（集成）电路进行编程。这也适用于具有用于进行部分的（局部的）再配置的可行方案的FPGA。在这里，预先提供相应的数目的功能确定的再配置可行方案，但是在这里也根据外部的预先规定来改变所述再配置可行方案，其中借助于局部的再配置在相应专门的重新编程阶段中相应地重新对相关的FPGA部件进行编程并且将其连接起来。所述经过改变配置的FPGA部件在此改变所述逻辑函数本身。与此相比，所述按本专利技术的能够配置硬件的逻辑单元代表着复杂的计算单元，该计算单元的粗粒的硬件元件能够在内部通过所述控制元件在功能方面配置并且彼此重新连接。所述各个粗粒的硬件元件的内部的逻辑功能在此相应固定地布线并且由此与传统的能够配置硬件的逻辑线路相比没有变化，其只能在预先给定的灵活性的范围内配置和运行。传统的能够配置硬件的逻辑线路的重新配置或者再配置由额外的单元来控制、实施和监控，所述额外的单元不是所述逻辑线路本身的组成部分，而是额外的外部的单元，该额外的外部的单元从外部将相应的控制信号传输给所述传统的逻辑线路。这样的传统的能够配置硬件的逻辑线路由此应该麻烦地集成到复杂的计算单元、像比如微型控制器中，因为所述相应的计算单元除了其另外的任务不得不实施对于所述逻辑线路的重新配置或者再配置的控制。与此相比，所述按本专利技术的能够配置硬件的逻辑单元的重新配置或者再配置由所述控制元件并且因此由所述逻辑单元本身、也就是从内部来控制、实施和监控。所述逻辑单元由此能够独立地并且自动地本身来改变配置。与对于传统的能够配置硬件的逻辑线路的编程不同，所述按本专利技术的逻辑单元没有专门的明确的编程周期。换而言之，所述（改变）配置在正常的运行中作为总算法的组成部分来进行。所述能够配置硬件的逻辑单元由此以特别有利的方式被设立用于：尤其从内部作为正常的运行的组成部分并且尤其在没有从外部进行改变配置的必要性的情况下在正常的运行期间实施（改变）配置。所述能够配置硬件的逻辑单元能够特别有利地被集成到本文档来自技高网...

【技术保护点】
1.能够配置硬件的逻辑单元（100），其具有多个粗粒的硬件元件（110、120、130、140、150、160、170、180）并且具有控制元件（310），其中所述控制元件（310）被设立用于：能够改变所述粗粒的硬件元件（110、120、130、140、150、160、170、180）的配置。

【技术特征摘要】
2017.01.12 DE 102017200457.61.能够配置硬件的逻辑单元（100），其具有多个粗粒的硬件元件（110、120、130、140、150、160、170、180）并且具有控制元件（310），其中所述控制元件（310）被设立用于：能够改变所述粗粒的硬件元件（110、120、130、140、150、160、170、180）的配置。2.按权利要求1所述的能够配置硬件的逻辑单元（100），所述能够配置硬件的逻辑单元被设立用于：在所述能够配置硬件的逻辑单元（100）的正常的运行期间改变所述粗粒的硬件元件（110、120、130、140、150、160、170、180）的配置。3.按权利要求1或2所述的能够配置硬件的逻辑单元（100），其中所述控制元件（310）被设立用于：检查（311a）所述粗粒的硬件元件（110、120、130、140、150、160、170、180）中的至少一个粗粒的硬件元件的配置和状态，并且作为这种检查的结果来改变（311b）所述粗粒的硬件元件（110、120、130、140、150、160、170、180）的配置。4.按前述权利要求中任一项所述的能够配置硬件的逻辑单元（100），其具有第二控制元件（320），所述第二控制元件被设立用于：改变（321）所述控制元件（310）的配置。5.按权利要求4所述的能够配置硬件的逻辑单元（100），其具有用于接收控制信号（322）的接口（170、180），其中所述能够配置硬件的逻辑单元（100）被设立用于：根据所述控制信号的接收情况来改变所述第二控制元件（320）的配置。6.按权利要求4或5所述的能够配置硬件的逻辑单元（100），其具有第三控制元件（330），所述第三控制元件被设立用于：检查（331）所述粗粒的硬件元件（110、120、130、140、150、160、170、180）中的至少一个粗粒的硬件元件的配置和状态，并且/...

【专利技术属性】
技术研发人员：N班诺，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国,DE