导航雷达的信号与数据处理终端制造技术

本发明专利技术公开了一种用于导航雷达的信号与数据处理的方法，及其应用该方法的导航雷达的信号与数据处理终端，涉及雷达系统领域，其技术要点是：终端接收来自雷达单元的同步信号、角度信号和回波信号；通过A/D采样器转化为数字信号,并送到可编程逻辑器件FPGA；可编程逻辑器件FPGA对收到的回波强度信息进行处理，进行异常处理并将处理完毕的信号与ARM处理器进行数据交互；ARM处理器对回波信号进行滤波处理，将信号进行显示，同时对雷达单元进行控制。通过FPGA与ARM结合的方式有效对回波进行信号与数据处理，降低了系统复杂度，系统集成度高，成本低，实现了系统的小型化，便于外场使用，且功能灵活，方便控制。

The signal and data processing terminal of the navigation radar

The present invention discloses a signal and data processing method for navigation radar, and the signal and data processing terminal of the navigation radar using the method, which involves the field of radar system. Its technical points are: the terminal receives the synchronous signal, the angle signal and the echo signal from the radar unit; it is converted through the A/D sampler. It is a digital signal and is sent to the programmable logic device FPGA; the programmable logic device FPGA processes the received echo intensity information, performs abnormal processing and interacts with the processed signal with the ARM processor; the ARM processor filters the echo signal, displays the signal, and performs the radar unit at the same time. Control. Through the combination of FPGA and ARM, the echo signal and data are processed effectively, the system complexity is reduced, the system integration is high, the cost is low, the system is miniaturized, and the external field is easy to use, and the function is flexible and easy to control.

【技术实现步骤摘要】
导航雷达的信号与数据处理终端
本专利技术涉及雷达系统领域，尤其是一种导航雷达的信号与数据处理终端。
技术介绍
雷达被广泛应用于国防军事、民航管制、地形测量、气象、航海等众多领域。在航海方面，安装于船舶上用于航行避让、船舶定位、狭窄水道引航的雷达，即船舶导航雷达，又称航海雷达，当能见度低时，此类雷达能提供必需的观察手段。目前船舶导航雷达在我国应用广泛，国内也有许多单位在从事船舶导航雷达的研发工作，但由于系统设计、器件加工工艺以及算法实现等方面还存在问题，最终推出的产品都不能完全代替国外产品，导致市场占有率较低。用于船舶的导航雷达是一个复杂的系统，涉及诸多关键技术，其中技术难点主要集中在天馈系统、发射分系统、接收分系统、信号处理与数据处理等方面。雷达信号处理机是雷达系统的重要组成部分，主要完成对雷达接收机输出的视频信号进行采样、处理和传输的功能。早期的雷达使用模拟电路对信号进行处理，不仅结构复杂，而且电路本身也极易收到干扰。随着数字技术的发展，雷达信号处理转由数字电路实现。传统的雷达数字信号处理机采用DSP实现，这种技术比较成熟，如文献“基于ADSP_TS101芯片的雷达信号处理机设计”中采用3片DSP芯片作为雷达信号处理机的核心，完成数字脉压、动目标检测等信号处理功能以及控制整个雷达系统的运行。但DSP指令更适合实现算法而不是逻辑控制，其外部接口的通用性较差，对雷达系统的控制显得不够灵活。
技术实现思路
本专利技术的目的之一是提供一种导航雷达的信号与数据处理终端，其优点：可接收来自雷达单元（雷达单元包括雷达发射机、接收机、天线）输出的视频信号，并进行基于可编程逻辑器件FPGA与ARM处理器结合的信号处理和数据处理，通过终端进行数据显示并实现对雷达的控制。本专利技术的上述技术目的是通过以下技术方案得以实现的：一种导航雷达的信号与数据处理终端，其特征在于：包括A/D采样器、静态随机存储器SRAM、非易失性存储器FLASH、可编程逻辑器件FPGA、ARM处理器、以太网控制器、扩展接口、LCD显示屏和按键控制电路；A/D采样器的数字信号输出端和采样时钟输入端分别与可编程逻辑器件FPGA的数据端和时钟输出端相连；静态随机存储器SRAM的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连；以太网控制器的数据端和控制端分别与可编程逻辑器件FPGA的数据端和控制端相连，扩展接口与可编程逻辑器件FPGA的GPIO接口相连；非易失性存储器FLASH的数据端和地址端分别与ARM处理器的数据端和地址端相连，可编程逻辑器件FPGA与ARM处理器的外总线相连；ARM处理器与LCD显示屏和按键控制电路进行串口连接。通过采用上述技术方案，A/D采样器对船舶导航雷达接收机输出的雷达回波视频信号进行采样并转换为数字信号，A/D采样器由SMA射频接头、射频传输变压器、AD芯片构成；AD芯片的数据端与FPGA相连，视频信号经过SMA射频接头进入射频传输变压器的输入端，经过变压器转换后输出差分信号，AD芯片的时钟信号由可编程逻辑器件FPGA内部的时钟模块提供，在FPGA的时钟输出端与AD芯片的时钟输入端之间加入射频变压器，射频变压器将时钟信号转化为差分信号；静态随机存储器SRAM用于存储A/D采样器输出的数据，并与FPGA内部的FIFO模块实现数据传输时的乒乓操作；非易失性存储器FLASH用于存储ARM处理器运行的用户程序代码；可编程逻辑器件FPGA将接收到的雷达回波的数字信号进行处理，并以数据包的形式传递给ARM处理器，ARM对接收到的数据进行处理，将处理完毕的数据通过LCD显示屏进行显示，并通过外接的按键电路连接轨迹球鼠标、键盘等控制输入设备，从而对雷达单元进行控制。进一步的，并行的LCD显示屏采用并行LVDS方式与ARM处理器连接。通过采用上述技术方案，对于RGB接口的液晶屏，可通过使用一颗带有串行总线接口的LCD控制器的ARM芯片作为桥接芯片与ARM芯片通信。LVDS是一种能够满足大数据传输需求的差分信号技术，对于具有LVDS接口的LCD显示器，使用LVDS发送接收电路将从驱动接口接收的LVDS信号对像素点数据发送对的IN0、IN1、IN2以及时钟端CLK接收，并转换为驱动LCD的行列等驱动信号，具有终端易于适配，功耗低，集成度高等特点。本专利技术的目的之二是提供一种应用于导航雷达的信号与数据处理的方法，其优点：可接收来自雷达单元（包括雷达发射机、接收机、天线）输出的视频信号，并进行基于FPGA与ARM结合的信号处理和数据处理，通过显示终端显示并实现对雷达的控制。一种应用于导航雷达的信号与数据处理的方法，包括以下步骤：步骤一，启动雷达单元与终端建立数据互连，终端接收来自雷达单元的同步信号、角度信号和回波信号；步骤二，终端通过A/D采样器将接收机输出的中频输出信号转化为数字信号,并送向可编程逻辑器件FPGA；步骤三，可编程逻辑器件FPGA对收到的回波强度信息进行处理，并进行异常处理，异常处理包括杂波抑制；步骤四，可编程逻辑器件FPGA将处理完毕的信号与ARM处理器进行数据交互；步骤五，ARM处理器对回波信号进行滤波处理，并将信号通过外接的LCD显示屏进行显示，通过ARM处理器外接的按键模块进行控制信息的输入，对ARM处理器内的数据进行计算并反馈到雷达单元，从而实现对雷达单元的控制。进一步的，步骤三的杂波抑制包括对回波的门限处理，门限处理即对野值进行检测，检测出野值后进行野值剔除，再对回波进行CFAR恒虚警处理。进一步的，步骤三中包括对经过CFAR恒虚警处理完毕后的回波信号进行STC距离增益控制，与同步信号对应，对距离较近的较强回波信号进行衰减，对距离较远的较弱回波信号不进行衰减，根据时间与距离函数控制衰减量。进一步的，步骤三包括抽取处理，对回波异常处理完毕后，对于较大的数据量的采样序列进行适当的抽取。进一步的，步骤四中可编程逻辑器件FPGA与ARM处理器之间包括数据交换，可编程逻辑器件FPGA将处理完的回波信号形成特定的数据存储区块，ARM处理器通过外总线，即地址总线与数据总线读写存储区块中的信息。进一步的，步骤四中包括循环检测，用于对数据包丢失现象进行处理，数据包上计数器进行连续计数，每读一次得到一个N值，未出现丢包时，满足N-（N-1）=1，不满足时，即出现丢包现象，对该次丢包进行记录，当丢包现象占比较多时，实现报警。进一步的，步骤五中滤波处理包括跟踪处理，跟踪处理通过回波对目标的航路进行预测，判定目标的速度矢量、位置信息与距离，从而实现撞击预警。进一步的，步骤五涉及通讯处理，包括用于对外与对雷达交互的网络通讯、串口通讯，串口通讯使用异步串行通信。综上所述，本专利技术具有以下有益效果：1、将雷达单元接收机输出的回波信号进行采样，通过一个终端实现信号处理和数据处理，可靠性高，易于维护，并有效降低了系统复杂度；2、终端通过FPGA与ARM结合的方式，系统集成度高，采集精度高，体积小，成本低，实现了系统的小型化、实用化，便于外场使用；3、将回波信号实现杂波与滤波处理，将计算结果显示出来，并通过终端实现对雷达单元的控制，功能灵活多变，方便控制。附图说明图1是雷达单元与终端的信号传输示意图；图2是终端内部模块连接示意图；图3是用于体现LVDS本文档来自技高网...

【技术保护点】
1.一种导航雷达的信号与数据处理终端，其特征在于：包括A/D采样器、静态随机存储器SRAM、非易失性存储器 FLASH、可编程逻辑器件FPGA、ARM处理器、以太网控制器、扩展接口、LCD显示屏和按键控制电路；A/D采样器的数字信号输出端和采样时钟输入端分别与可编程逻辑器件FPGA的数据端和时钟输出端相连；静态随机存储器SRAM的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连；以太网控制器的数据端和控制端分别与可编程逻辑器件FPGA的数据端和控制端相连，扩展接口与可编程逻辑器件FPGA的GPIO接口相连；非易失性存储器FLASH的数据端和地址端分别与ARM处理器的数据端和地址端相连，可编程逻辑器件FPGA与ARM处理器的外总线相连；ARM处理器与LCD显示屏和按键控制电路进行串口连接。

【技术特征摘要】
1.一种导航雷达的信号与数据处理终端，其特征在于：包括A/D采样器、静态随机存储器SRAM、非易失性存储器FLASH、可编程逻辑器件FPGA、ARM处理器、以太网控制器、扩展接口、LCD显示屏和按键控制电路；A/D采样器的数字信号输出端和采样时钟输入端分别与可编程逻辑器件FPGA的数据端和时钟输出端相连；静态随机存储器SRAM的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连；以太网控制器的数据端和控制端分别与可编程逻辑器件FPGA的数据端和控制端相连，扩展接口与可编程逻辑器件FPGA的GPIO接口相连；非易失性存储器FLASH的数据端和地址端分别与ARM处理器的数据端和地址端相连，可编程逻辑器件FPGA与ARM处理器的外总线相连；ARM处理器与LCD显示屏和按键控制电路进行串口连接。2.根据权利要求1所述的一种导航雷达的信号与数据处理终端，其特征在于：并行的LCD显示屏采用并行LVDS方式与ARM处理器连接。3.一种应用于导航雷达的信号与数据处理的方法，其特征在于：包括以下步骤：步骤一，启动雷达单元与终端建立数据互连，终端接收来自雷达单元的同步信号、角度信号和回波信号；步骤二，终端通过A/D采样器将接收机输出的中频输出信号转化为数字信号,并送向可编程逻辑器件FPGA；步骤三，可编程逻辑器件FPGA对收到的回波强度信息进行处理，并进行异常处理，异常处理包括杂波抑制；步骤四，可编程逻辑器件FPGA将处理完毕的信号与ARM处理器进行数据交互；步骤五，ARM处理器对回波信号进行滤波处理，并将信号通过外接的LCD显示屏进行显示，通过ARM处理器外接的按键模块进行控制信息的输入，对ARM处理器内的数据进行计算并反馈到雷达单元，从而实现对雷达单元的控制。4.根据权利要求3所述的一种应用于导...

【专利技术属性】
技术研发人员：姚兆宁，李昊，
申请(专利权)人：厦门兴康信科技股份有限公司，
类型：发明
国别省市：福建,35