总线-装置-功能地址空间的推测性枚举制造方法及图纸

第一装置被确定为连接到根复合体的多个端口的第一端口。指配对应于包含第一装置的第一层级装置的地址。第二装置被确定为通过映射门户桥连接在根复合体的端口的第二端口处，第二装置包含在另一第二层级装置中。生成对应于映射门户桥的映射表。映射表定义在系统的配置地址空间的第一场景中使用的寻址与在配置地址空间的第二场景中使用的寻址之间的转化。第一场景包含根复合体的场景，并且第二场景包含对应于第二层级装置的场景，第一层级装置根据第一场景而被寻址。

Conjectural enumeration of bus device - functional address space

The first device is determined to be the first port connected to a plurality of ports of the root complex. Refer to the address of the first level device containing the first device. The second device is determined to be connected to the second port of the port of the root complex by mapping the portal bridge, and the second device is contained in another second level device. Generates a mapping table that corresponds to a mapping portal bridge. The mapping table defines the transformation used between the addressing of the first scene in the configuration address space of the system and the addressing used in the second scene in the configuration address space. The first scene contains the scene of the root complex, and the second scene contains the scene corresponding to the second level device, and the first level device is addressed according to the first scene.

【技术实现步骤摘要】
【国外来华专利技术】总线-装置-功能地址空间的推测性枚举相关申请的交叉参考此申请要求2015年12月26日提交的题为“总线-装置-功能地址空间的推测性枚举（SPECULATIVEENUMERATIONOFBUS-DEVICE-FUNCTIONADDRESSSPACE）”的美国临时专利申请序列号62/387,492和2016年3月24日提交的题为“总线-装置-功能地址空间的推测性枚举”的美国非临时专利申请序列号15/079,922，它们通过参考全部合并于本文中。
此公开涉及计算系统，并且尤其（而非排他地）涉及地址空间映射。
技术介绍
外围组件互连（PCI）配置空间由采用PCI、PCI-X和PCI高速（PCIe）的系统利用以执行基于PCI的装置的配置任务。基于PCI的装置具有称为配置空间的用于装置配置寄存器的地址空间，并且PCI高速引入了用于装置的扩展配置空间。配置空间寄存器通常由主机处理器映射到存储器映射的输入/输出位置。装置驱动、操作系统和诊断软件访问配置空间，并且能向配置空间寄存器读和写信息。PCI局部总线所具有的优于其它I/O架构的其中一个改进是其配置机制。除了正常的存储器映射和I/O端口空间，总线上的每个装置功能都具有配置空间，其是256字节长，通过知道对于装置的8位PCI总线、5位装置和3位功能号（通常称为BDF或B/D/F，根据总线/装置/功能缩写的）而可寻址。这允许高达256个总线，每个总线具有高达32个装置，每个装置支持8个功能。单个PCI扩充卡能作为装置进行响应，并且至少能实现功能号0。配置空间的前64字节被标准化；剩余字节是可用的规范定义的扩展和/或出于供应商定义的目的。为了允许在不与现有使用冲突的情况下使配置空间的更多部分标准化，能存在有在外围组件接口配置空间的前192字节内定义的能力列表。每个能力具有描述它有哪种能力的一个字节以及指出下一能力的一个字节。附加字节数取决于能力ID。如果正在使用能力，则设置状况寄存器中的位，并且提供指向能力链表中的第一个的指针。已经给PCIe的先前版本提供了类似特征，诸如PCIe扩展能力结构。附图说明图1图示了包含互连架构的计算系统的实施例。图2图示了包含分层堆栈的互连架构的实施例。图3图示了在互连架构内接收或生成的分组或请求的实施例。图4图示了对于互连架构的传送器和接收器对的实施例。图5图示了系统总线的表示。图6图示了系统中的总线标识符的示例枚举的表示。图7图示了映射门户（portal）桥（MPB）的实施例。图8图示了对应地址映射以及系统中的总线标识符的枚举的表示。图9图示了至少部分示例能力寄存器的表示。图10A-10C是图示用于枚举系统内装置的示例技术的简化框图。图11是图示用于枚举系统内装置的示例技术的简化流程图。图12图示了对于包含多核处理器的计算系统的框图的实施例。图13图示了对于计算系统的框图的另一实施例。具体实施方式在如下描述中，阐述了众多特定细节，诸如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线阶段和操作等示例，以便提供本专利技术的透彻理解。然而，本领域技术人员将明白，不需要采用这些特定细节来实践本专利技术。在其它实例中，未详细描述众所周知的组件和方法，诸如特定和备选处理器架构、用于所描述算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、用代码的算法的特定表述、特定掉电和门控技术/逻辑以及计算机系统的其它特定操作细节，以便避免不必要地使本专利技术模糊不清。尽管可参考特定集成电路中（诸如在计算平台或微处理器中）的能量节约和能量高效来描述如下实施例，但其它实施例可应用于其它类型的集成电路和逻辑器件。本文描述的实施例的类似技术和教导可应用于其它类型的电路或半导体器件，其也可受益于更好的能量高效和能量节约。例如，所公开的实施例不限于台式计算机系统或Ultrabooks™。并且，还可用在其它装置（诸如手持装置、平板电脑、其它薄笔记本、片上系统(SoC)装置和嵌入式应用）中。手持装置的一些示例包含蜂窝电话、因特网协议装置、数字相机、个人数字助理（PDA）和手持PC。嵌入式应用通常包含微控制器、数字信号处理器（DSP）、片上系统、网络计算机（NetPC）、机顶盒、网络集线器、广域网（WAN）交换机或可执行下面教导的功能和操作的任何其它系统。而且，本文描述的设备、方法和系统不限于物理计算装置，而且还可涉及用于能量节约和高效的软件优化。随着计算系统进步，本文的组件变得更复杂了。因此，在组件之间通信和耦合的互连架构在复杂性上也正在增加，以确保针对最优组件操作而满足带宽要求。更进一步，不同市场分部要求互连架构的不同方面，以适合市场的需要。例如，服务器要求更高性能，而移动生态系统有时能够为了能量节约而牺牲总体性能。然而，大多数组构的突出目的是为最大能量节约提供最高可能的性能。下面，论述若干互连，其将潜在地受益于本文描述的专利技术的方面。一个互连组构架构包含外围组件互连（PCI）高速(PCIe)架构。PCIe的首要目标是使来自不同供应商的组件和装置能够在开放架构中互操作，其跨越多个市场分部；客户端（台式和移动）、服务器（标准和企业）以及嵌入式和通信装置。PCI高速是为各种各样将来计算和通信平台定义的高性能、通用I/O互连。一些PCI属性（诸如其使用模型、加载-存储架构和软件接口）已经通过其修正来维持，而先前的并行总线实现已经由高度可缩放、全串行接口替代。PCI高速的较近版本利用点对点互连、基于交换机的技术和分包化协议中的进步来递送新级别的性能和特征。功率管理、服务质量(QoS)、热插拔/热调换支持、数据完整性和错误处置属于由PCI高速支持的其中一些先进特征当中。参考图1，图示了由互连一组组件的点对点链路构成的组构的实施例。系统100包含耦合到控制器集线器115的系统存储器110和处理器105。处理器105包含任何处理元件，诸如微处理器、主机处理器、嵌入式处理器、协处理器或者其它处理器。处理器105通过前端总线（FSB）106耦合到控制器集线器115。在一个实施例中，FSB106是如下面所描述的串行点对点互连。在另一实施例中，链路106包含符合不同互连标准的串行、差分互连架构。系统存储器110包含任何存储器装置，诸如随机存取存储器（RAM）、非易失性（NV）存储器或者通过系统100中的装置可存取的其它存储器。系统存储器110通过存储器接口116耦合到控制器集线器115。存储器接口的示例包含双数据速率（DDR）存储器接口、双通道DDR存储器接口以及动态RAM（DRAM）存储器接口。在一个实施例中，控制器集线器115是外围组件互连高速(PCIe或者PCIE)互连层级中的根集线器、根复合体或者根控制器。控制器集线器115的示例包含芯片集、存储器控制器集线器（MCH）、北桥、互连控制器集线器（ICH）、南桥以及根控制器/集线器。术语“芯片集”经常指的是两个物理上分开的控制器集线器，即，耦合到互连控制器集线器（ICH）的存储器控制器集线器（MCH）。要指出，当前系统经常包含与处理器105集成的MCH，而控制器115要以与下面所描述的相似方式与本文档来自技高网...

【技术保护点】
1.至少一个机器可存取存储介质，其上存储了代码，所述代码当在机器上执行时使所述机器用于：确定至少一个第一装置连接到系统的根复合体的多个端口的第一端口；指配对应于包括所述第一装置的第一层级装置的地址；确定第二装置通过映射门户桥连接在所述根复合体的所述多个端口的第二端口处，并且所述第二装置被包含在另一第二层级装置中；以及触发生成对应于所述映射门户桥的映射表，其中所述映射表定义在所述系统的配置地址空间的第一场景中使用的寻址与在所述配置地址空间的第二场景中使用的寻址之间的转化，所述第一场景包括所述根复合体的场景，并且所述第二场景包括对应于所述第二层级装置的场景，并且指配给所述第一层级装置的所述地址根据所述第一场景。

【技术特征摘要】
【国外来华专利技术】2015.12.26 US 62/387492;2016.03.24 US 15/0799221.至少一个机器可存取存储介质，其上存储了代码，所述代码当在机器上执行时使所述机器用于：确定至少一个第一装置连接到系统的根复合体的多个端口的第一端口；指配对应于包括所述第一装置的第一层级装置的地址；确定第二装置通过映射门户桥连接在所述根复合体的所述多个端口的第二端口处，并且所述第二装置被包含在另一第二层级装置中；以及触发生成对应于所述映射门户桥的映射表，其中所述映射表定义在所述系统的配置地址空间的第一场景中使用的寻址与在所述配置地址空间的第二场景中使用的寻址之间的转化，所述第一场景包括所述根复合体的场景，并且所述第二场景包括对应于所述第二层级装置的场景，并且指配给所述第一层级装置的所述地址根据所述第一场景。2.如权利要求1所述的存储介质，其中所述代码进一步可执行以对应于所述配置地址空间的所述第一场景而指配对于所述第二层级装置的地址。3.如权利要求2所述的存储介质，其中根据所述配置地址空间的所述第二场景，所述第二层级装置中的每个也被指配了相应地址。4.如权利要求1-3中任一项所述的存储介质，其中所述配置地址的所述第一场景和第二场景中的每个的地址包括相应总线-装置-功能（BDF）号。5.如权利要求4所述的存储介质，其中根据所述配置地址空间的所述第一场景指配的所述地址被指配成优化在所述第一场景中利用的总线号的指配。6.如权利要求5所述的存储介质，其中根据所述配置地址空间的所述第二场景指配的所述地址根据不同的、第二地址指配方案而被指配。7.如权利要求6所述的存储介质，其中所述第二方案对优化所述第二场景的所述地址内的总线号指配是不可知的。8.如权利要求4所述的存储介质，所述配置地址空间包括PCIe配置地址空间。9.如权利要求4所述的存储介质，其中第一数量的总线号被允许在所述配置地址空间的所述第一场景中，第二数量的总线号被指配在所述配置地址空间的所述第二场景中，第三数量的总线号被指配在所述配置地址空间的所述第一场景中，并且总线号的所述第二数量和第三数量之和超过所述第一数量。10.如权利要求1-9中任一项所述的存储介质，其中所述映射门户桥在将所述层级的所述装置连接到所述根复合体的交换机装置中实现。11.如权利要求1-10中任一项所述的存储介质，其中所述映射门户桥在所述第二端口中实现。12.如权利要求1-11中任一项所述的存储介质，其中所述映射门户桥将使用所述映射表辅助所述第二层级装置与所述根复合体之间的通信。13.如权利要求1-12中任一项所述的存储介质，其中所述代码进一步可执行以根据相应搜索算法发现所述第一装置层级和第二装置层级的每个层级中的装置。14.如权利要求13所述的存储介质，其中所述搜索算法包括深度优先搜索。15.如权利要求13所述的存储介质，其中所述搜索算法包括宽度优先搜索。16.如权利要求13所述的存储介质，其中用于发现所述第一层级中装置的所述搜索算法不同于用于发现所述第二层级中装置的所述搜索算法。17.如权利要求13所述的存储介质，其中用于发现所述第一层级中装置的所述搜索算法与用于发现所述第二层级中装置的所述搜索算法相同。18.如权利要求1-17中任一项所述的存储介质，其中所述配置地址空间的所述第一场景中的所述地址的至少部分被预留用于热插拔。19.一种方法，包括：确定至少一个第一装置连接到系统的根复合体的多个端口的第一端口；指配对应于包括所述第一装置的第一层级装置的地址；确定第二装置通过映射门户桥连接在所述根复合体的所述多个端口的...

【专利技术属性】
技术研发人员：S库图瓦拉宾拉纳思，DJ哈里曼，P塞蒂，V科坦丹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US