A multi digit arithmetic operator consists of the core combination of a multi value operator. The operation core consists of an adder, a multiplier, a subtracer, a 9 complement, a divider, and the core of the operation is composed of a \label generation circuit\ and a \Fu Fu fractal algorithm circuit\, and a label letter that is output by the \label generation circuit\ circuit. A0b0, a0b1.....A1b0, A1B1... A2b0, A2B1....anbn corresponding and \Fu Italy fractal algorithm circuit\ tags input the same name terminal a0b0, a0b1.....A1b0, A1B1... A2b0, a2b0, connected, two input terminals of the label generation circuit as the core of the operation of the two input, meaning fractal algorithm circuit the carry and standard The output is the input and the standard output of the operation core.
【技术实现步骤摘要】
多进制算数运算器
本专利技术涉及计算机
,具体是实现多值计算机的基础硬件之一“多进制算数运算器”技术背景迄今为止所有的计算机及其相关的数字系统都是二值的,多值计算尽管有很多优点,但因为没有支持多值运算的的关键硬件,故而发展极为缓慢,可以说多值计算机特别是十进制计算机的实现几乎为零,鉴于这种情况,本专利技术提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘,除的算术运算及其逻辑运算的关键电路,称其为“量化逻辑”及其电路。
技术实现思路
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算,演绎,判断的逻辑系统量化逻辑的简单理解把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑,实现其运算的电路就叫做量化逻辑电路,于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。量化逻辑运用了二值逻辑和多值逻辑乃至模糊逻辑的基本思想,并且用简单有效的具有二值取向电路实现了多值及其模糊逻辑的关键电路,使得在逻辑原件只限于简单两种状态的情况下,同样组成多值及其模糊的逻辑运算电路,特别是量化逻辑的兼容性运算和量化寄存的方法从根本上解决了多值运算、寄存的难题,从而开辟了新一代计算设备的更新坦途。量化逻辑繁华多样的运算方法对人工智能的发展可提供有效的硬件支撑。量化逻辑电路相对于二值逻辑电路来说,结构比较复杂,但我相信在超大规模集成电路技术的支持下,通过不断地努力可以实现性能超于二值计算设备的机器。量化逻辑电路有两种电路实现方法,一种是以 ...
【技术保护点】
1.一种多位多进制算数运算器由多值运算器核心组合连接组成,其特征在于:用于基本运算的运算层,用于进位的进位层;所述的运算层是由多个运算核心并列排列组成,运算层的多个运算核心的一个输入同名端的组合构成一个数据输入端口,运算核心的另一个输入同名端的组合构成另一个数据输入端口;所述的进位层由加法运算核心并列排列组成,进位层分两层,第一进位层和第二进位层,第一进位层所有加法运算核心的一个输入同名端按序号分别和运算层运算核心的进位输出端连接,进位层的运算核心的另一个输入同名端按序号分别和运算层运算核心的本位输出连接;第二进位层所有加法运算核心的一个输入同名端按序号分别和第一进位层的运算核心的进位输出端连接,第二进位层的运算核心的另一个输入同名端按序号分别和第一进位层的运算核心的本位输出连接;关键连接形式是:第一进位层的两个输入端是跨接在两个运算核心的输出上,第二进位层的两个输入端跨接在第一进位层的输出上,第二进位层的本位输出的组合是运算结果输出。
【技术特征摘要】
1.一种多位多进制算数运算器由多值运算器核心组合连接组成,其特征在于:用于基本运算的运算层,用于进位的进位层;所述的运算层是由多个运算核心并列排列组成,运算层的多个运算核心的一个输入同名端的组合构成一个数据输入端口,运算核心的另一个输入同名端的组合构成另一个数据输入端口;所述的进位层由加法运算核心并列排列组成,进位层分两层,第一进位层和第二进位层,第一进位层所有加法运算核心的一个输入同名端按序号分别和运算层运算核心的进位输出端连接,进位层的运算核心的另一个输入同名端按序号分别和运算层运算核心的本位输出连接;第二进位层所有加法运算核心的一个输入同名端按序号分别和第一进位层的运算核心的进位输出端连接,第二进位层的运算核心的另一个输入同名端按序号分别和第一进位层的运算核心的本位输出连接;关键连接形式是:第一进位层的两个输入端是跨接在两个运算核心的输出上,第二进位层的两个输入端跨接在第一进位层的输出上,第二进位层的本位输出的组合是运算结果输出。2.根据权利要求1,所述的运算核心有加法器、乘法器、减法器、9补器、除法器,所述的运算核心均由“标记生成电路”和“赋意分形算法电路”组成;把“标记生成电路...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。