片上时钟电路和片上时钟信号的生成方法技术

本发明专利技术公开了一种片上时钟电路和基于其的片上时钟信号的生成方法，其中，片上时钟电路包括：调整电路，调整电路包括计数电路和生成电路，其中，计数电路与生成电路相连，计数电路用于在片外充电设备输入的时钟信号的初始脉冲宽度内对芯片的时钟周期进行计数，生成电路用于根据对芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；输出电路，输出电路与生成电路相连，输出电路用于根据调整信号对芯片的时钟周期进行调整，以输出与片外充电设备的时钟周期匹配的时钟信号。该时钟电路能够使芯片的时钟周期与片外充电设备的时钟周期保持一致，降低了对外部充电设备的时钟信号的精度要求。

On chip clock circuit and on-chip clock signal generation method

The invention discloses an on-chip clock circuit and a method for generating on chip clock signals based on the chip, in which the on-chip clock circuit includes the adjustment circuit, the adjusting circuit includes the counting circuit and the generating circuit, in which the counting circuit is connected with the generation circuit, and the counting circuit is used for the clock signal input by the outside charge device. The clock cycle of the chip is counted in the initial pulse width. The generating circuit is used to generate the adjusting signal of the clock cycle of the chip according to the counting result of the clock cycle of the chip. The output circuit is connected with the generation circuit, and the output circuit is used to adjust the clock cycle of the chip according to the adjusting and adjusting signal. The clock signal matches the clock period of the off chip charging device. The clock circuit can keep the clock cycle of the chip and the clock cycle of the outside charging device, and reduce the precision requirement for the clock signal of the external charging device.

【技术实现步骤摘要】
片上时钟电路和片上时钟信号的生成方法
本专利技术涉及电子
，具体涉及一种片上时钟电路和一种片上时钟信号的生成方法。
技术介绍
片外充电设备(如手机)的快充主要是通过调整输出的电压或电流大小来实现。在快充模式下，快充系统通过提高输出的电压或电流，以提高输出的功率，进而达到快速充电的目的。图1为快充系统的结构示意图，如图1所示，芯片IC2与片外充电设备主要通过D-端进行双向通讯，芯片IC2将片外充电设备发送的信号转换成芯片IC1可以解析的信号，并通过光耦PC1将解析后的信号传输给芯片IC1，芯片IC1对传输过来的信号进行解析，调整功率管Q1的输出状态，使快充系统输出相对应的功率。图2为快充系统的芯片IC2的结构示意图。其中，HVDCP(HighVoltageDedicatedChargerPort，高压专用充电器接口)模块通过判定D+/-端的电压状态使芯片IC2进行初始化后进入快充判定模式。DuelPort模块用于实现D-端在输入/输出状态间的切换，片外充电设备发信号时，D-端为输入状态，片外充电设备端信号通过Din端传输至Digital模块进行处理。当芯片IC2发信号给片外充电设本文档来自技高网...

【技术保护点】
1.一种片上时钟电路，其特征在于，包括：调整电路，所述调整电路包括计数电路和生成电路，其中，所述计数电路与所述生成电路相连，所述计数电路用于在所述片外充电设备输入的时钟信号的初始脉冲宽度内对所述芯片的时钟周期进行计数，所述生成电路用于根据对所述芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；输出电路，所述输出电路与所述生成电路相连，所述输出电路用于根据所述调整信号对所述芯片的时钟周期进行调整，以输出与所述片外充电设备的时钟周期匹配的时钟信号。

【技术特征摘要】
1.一种片上时钟电路，其特征在于，包括：调整电路，所述调整电路包括计数电路和生成电路，其中，所述计数电路与所述生成电路相连，所述计数电路用于在所述片外充电设备输入的时钟信号的初始脉冲宽度内对所述芯片的时钟周期进行计数，所述生成电路用于根据对所述芯片的时钟周期的计数结果生成调整芯片的时钟周期的调整信号；输出电路，所述输出电路与所述生成电路相连，所述输出电路用于根据所述调整信号对所述芯片的时钟周期进行调整，以输出与所述片外充电设备的时钟周期匹配的时钟信号。2.如权利要求1所述的片上时钟电路，其特征在于，所述计数电路包括：第一反相器；三输入与门，所述三输入与门的第一输入端输入所述片外充电设备的时钟信号，所述三输入与门的第二输入端输入所述芯片的时钟信号，所述三输入与门的第三输入端与所述第一反相器的输出端相连；串联连接的第一～第n分频器，所述第一～第n分频器的使能端均输入所述芯片的上电初始化信号，所述第一分频器的输入端与所述三输入与门的输出端相连，所述第一～第n分频器的输出端输出所述计数结果，其中，n≥1，且为整数。3.如权利要求2所述的片上时钟电路，其特征在于，所述生成电路包括：第二反相器，所述第二反相器的输入端输入所述片外充电设备的时钟信号；第三反相器，所述第三反相器的输入端输入所述芯片的上电初始化信号；第一脉冲发生器，所述第一脉冲发生器的输入端与所述第二反相器的输出端相连；RS触发器，所述RS触发器的S输入端与所述第一脉冲发生器的输出端相连，所述RS触发器的R输入端与所述第三反相器的输出端相连；位运算电路，所述位运算电路的第一输入端与所述RS触发器的输出端相连，所述位运算电路的第二输入端输入所述计数结果，以对所述计数结果进行位运算生成所述调整信号。4.如权利要求3所述的片上时钟电路，其特征在于，所述位运算电路为按位取反电路，所述位运算电路包括：第四反相器和第五反相器，其中，所述第四反相器的输入端与所述第n分频器的输出端相连；第一～第n二输入与非门，所述第一～第n二输入与非门的第一输入端均与所述RS触发器的输出端相连，所述第一～第n-1二输入与非门的第二输入端分别与所述第一～第n-1分频器的输出端相连，所述第一～第n-1二输入与非门的输出端输出第一～第n-1调整信号，所述第n二输入与非门的第二输入端与所述第四反相器的输出端相连，所述第n二输入与非门的输出端通过所述第五反相器输出第n调整信号，其中，所述第一～第n调整信号共同组成所述调整信号。5.如权利要求4所述的片上时钟电路，其特征在于，所述输出电路包括：基准电压调节电路，用于根据所述调整信号对基准电压进行调节；时钟信号产生电路，用于根据调节后的基准电压输出与所述片外充电设备的时钟周期匹配的时钟信号。6.如权利要求5所述的片上时钟电路，其特征在于，所述基准电压调节电路包括：第一电阻和第二电阻；第一开关管，所述第一开关管的源极与所述第一电阻的一端相连，并形成第一节点，所述第一开关管的漏极与预设电源相连；运算放大器，所述运算放大器的正输入端输入所述基准电压，所述运算放大器的负输入端通过所述第二电阻接地，所述运算放大器的输出端与所述第一开关管的栅极相连；串联连接的多个比例电阻R0～2n-1R0，所述多个比例电阻R0～2n-1R0之间依次成比例关系，所述串联连接的多个比例电阻R0～2n-1R0的一端与所述第一电阻的另一端相连，所述串联连接的多个比例电阻R0～2n-1R0的另一端通过所述第二电阻接地；多个开关管M1...

【专利技术属性】
技术研发人员：王文情，帅俊，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：广东,44