电平转换电路制造技术

本发明专利技术公开了一种电平转换电路，该电路包括第一倒相器、第二倒相器、第三倒相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、初级NPN管组、第三PMOS管、第四PMOS管。其中，初级NPN管组包括第一NPN管和第二NPN管。该电平转换电路能够保证在电平转换电路的外部电源电压超过内部MOS管的击穿电压的情况下，使得所有的MOS管的工作点不超过其的击穿电压而使得其工作在安全工作电压范围内，从而既能够保证所需的电平转换性能，又能够提高电路的可靠性，以保证电路的正常工作。

【技术实现步骤摘要】
电平转换电路
本专利技术属于集成电路设计领域，尤其涉及一种实现BiCMOS工艺的电平转换功能，并保证所有的MOS管的工作点不超过其的击穿耐压值的电平转换电路。
技术介绍
电平转换电路被广泛应用于各种接口电路及输入输出单元，用来实现不同电平的逻辑转换。在现代先进的BiCMOS集成电路设计中，内部电路一般工作在较低的电压，比如1.2V，1.8V，而外部的接口数据电压比较高，比如3.3V，5V等。因此，电平转换电路成为其中一个比较关键的电路，其负责将内部较低的电压提升到外部较高的接口数据电压。图1显示传统的电平转换电路的结构示意图。如图1所示，传统的电平转换电路包括倒相器INV、NMOS管M1和M2、以及PMOS管M3和M4。NMOS管M1和M2的漏极端分别连接PMOS管M3和M4的漏极端。NMOS管M1和M2的源极端分别接地。PMOS管M3和M4的源极端分别接入电源电压VCC，电源电压VCC是较高电压。输入信号IN经过倒相器INV，倒相器INV的输出控制NMOS管M2的栅极端，且输入信号IN控制NMOS管M1的栅极端，其中，倒相器INV的电源电压VDD是较低电压。PMOS管M3的栅极端与NMOS管M2的漏极端(PMOS管M4的漏极端)连接。PMOS管M4的栅极端与NMOS管M1的漏极端(PMOS管M3的漏极端)连接。输出信号OUT从PMOS管M4的漏极端(NMOS管M2的漏极端)获得。在图1所示的电平转换电路中，当输入信号IN是VDD时，NMOS管M2和PMOS管M3截止，NMOS管M1和PMOS管M4导通，输出信号OUT将为高电平VCC。当输入信号IN是低电平时，NMOS管M2和PMOS管M3导通，NMOS管M1和PMOS管M4截止，输出信号OUT也是低电平。如此来实现较低电平VDD到较高电平VCC的电平转换。由于现在芯片的MOS管的尺寸越来越小，MOS管所能承受的电源电压变低，从而MOS管的击穿耐压值也变低。在图1所示的电平转换电路中，如果施加的较高的电源电压VCC不超过MOS管的击穿电压，该电平转换电路能够正常工作。然而，当施加的电源电压VCC超过MOS管的击穿电压时，图1所示的传统的电平转换电路中的MOS管将可能会被击穿，从而导致该电平转换电路不能正常工作。
技术实现思路
如上所述，随着芯片的MOS管的尺寸变小，MOS器件的工作电压也变低，因而为增进器件的可靠性，核心电路的供应电压必须降低。而现有接口电路的MOS逻辑器件用的供电电压范围介于3.3伏特到5伏特之间，由于原有的电平转换电路只适合低电源电压工作，所以当施加的电源电压超过器件的击穿电压时，电路的可靠性将降低，甚至不会正常工作。考虑到上述问题，为了克服现有技术电路中当电平转换电路的电源电压超过MOS管的击穿电压而可能导致MOS管不可靠性的问题，本专利技术的目的是提供了一种针对实际应用的BiCMOS工艺的改进的电平转换电路，该改进的电平转换电路既能够保证所需的电平转换性能，又能够保证电路中的MOS管的工作点不超过其的击穿电压，从而能够提高电路的可靠性，以保证电路的正常工作。本专利技术提供了一种电平转换电路，包括：第一倒相器，其输入端输入输入信号IN；第二倒相器，其输入端与第一倒相器的输出端连接；第三倒相器，其输入端与第二倒相器的输出端连接；第一NMOS管，其源极端接地，栅极端连接第一倒相器的输出端；第二NMOS管，其源极端接地，栅极端连接第二倒相器的输出端；第三NMOS管，其源极端接地，栅极端连接第三倒相器的输出端；第四NMOS管，其源极端连接第一NMOS管的漏极端；第五NMOS管，其源极端连接第二NMOS管的漏极端；第六NMOS管，其源极端连接第三NMOS管的漏极端；第一PMOS管；第二PMOS管；初级NPN管组，其包括第一NPN管和第二NPN管，第一NPN管的集电极与第一PMOS管的漏极端连接，基极与集电极连接，发射极与第四NMOS管的漏极端连接，第二NPN管的集电极与第二PMOS管的漏极端连接，基极与集电极连接，发射极与第五NMOS管的漏极端连接；第三PMOS管，栅极端与第二PMOS管的漏极端连接；第四PMOS管，其源极端与第三PMOS管的漏极端连接，漏极端与第六NMOS管的漏极端连接，其中，从第四PMOS管的源极端输出输出信号OUT。进一步，根据如上所述的电平转换电路，所述第四NMOS管，所述第五NMOS管、所述第六NMOS管的栅极端分别输入低电位电压VDD，所述第一倒相器、所述第二倒相器、所述第三倒相器的电源电压为所述低电位电压VDD。进一步，根据如上所述的电平转换电路，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管的源极端分别输入高电位电压VCC。进一步，根据如上所述的电平转换电路，所述第四PMOS管的栅极端输入微电流电压偏置。进一步，根据如上所述的电平转换电路，所述输入信号IN的范围为0.5V～2.5V，所述输出信号OUT的范围为3V～5V。进一步，根据如上所述的电平转换电路，进一步包括：一个以上的串级NPN管组，每一个串级NPN管组包括第一NPN管和第二NPN管，其中，每一个串级NPN管组中的第一NPN管的基极与集电极连接，第二NPN管的基极与集电极连接，并且所述一个以上的串级NPN管组中的所有的第一NPN管按照一个第一NPN管的发射极与另一个第一NPN管的集电极连接的方式串行连接在所述初级NPN管组的所述第一NPN管的发射极与所述第四NMOS管的漏极端之间，其中，未被与所述一个以上的串级NPN管组中的第一NPN管的集电极连接的第一NPN管的发射极与所述第四NMOS管的漏极端连接，而未被与所述一个以上的串级NPN管组中的第一NPN管的发射极连接的第一NPN管的集电极与所述初级NPN管组的所述第一NPN管的发射极连接，所述一个以上的串级NPN管组中的所有的第二NPN管按照一个第二NPN管的发射极与另一个第二NPN管的集电极连接的方式串行连接在所述初级NPN管组的所述第二NPN管的发射极与所述第五NMOS管的漏极端之间，其中，未被与所述一个以上的串级NPN管组中的第二NPN管的集电极连接的第一NPN管的发射极与所述第五NMOS管的漏极端连接，而未被与所述一个以上的串级NPN管组中的第二NPN管的发射极连接的第二NPN管的集电极与所述初级NPN管组的所述第二NPN管的发射极连接。如上所述，采用根据本专利技术的电平转换电路，既能够保证所需的电平转换性能，又能够保证电路中的MOS管的工作点不超过其的击穿电压，从而能够提高电路的可靠性，以保证电路的正常工作。附图说明图1显示传统的电平转换电路的结构示意图；图2显示本专利技术实施例所提供的电平转换电路的一个实例的结构示意图；以及图3显示本专利技术实施例所提供的电平转换电路的另一个实例的结构示意图。具体实施方式以下参照附图来详细描述本专利技术的实施例。图2显示本专利技术实施例所提供的电平转换电路的一个实例的结构示意图。图2所示的电平转换电路实现把输入信号IN转换成输出信号OUT。如图2所示，本专利技术实施例所提供的电平转换电路包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第一PMOS管M7、第二PMOS管M8、第三PMOS管M9、本文档来自技高网...

【技术保护点】
1.一种电平转换电路，其特征在于，包括：第一倒相器，其输入端输入输入信号IN；第二倒相器，其输入端与第一倒相器的输出端连接；第三倒相器，其输入端与第二倒相器的输出端连接；第一NMOS管，其源极端接地，栅极端连接第一倒相器的输出端；第二NMOS管，其源极端接地，栅极端连接第二倒相器的输出端；第三NMOS管，其源极端接地，栅极端连接第三倒相器的输出端；第四NMOS管，其源极端连接第一NMOS管的漏极端；第五NMOS管，其源极端连接第二NMOS管的漏极端；第六NMOS管，其源极端连接第三NMOS管的漏极端；第一PMOS管；第二PMOS管；初级NPN管组，其包括第一NPN管和第二NPN管，第一NPN管的集电极与第一PMOS管的漏极端连接，基极与集电极连接，发射极与第四NMOS管的漏极端连接，第二NPN管的集电极与第二PMOS管的漏极端连接，基极与集电极连接，发射极与第五NMOS管的漏极端连接；第三PMOS管，栅极端与第二PMOS管的漏极端连接；第四PMOS管，其源极端与第三PMOS管的漏极端连接，漏极端与第六NMOS管的漏极端连接，其中，从第四PMOS管的源极端输出输出信号OUT。

【技术特征摘要】
2016.12.15 CN 20162137935381.一种电平转换电路，其特征在于，包括：第一倒相器，其输入端输入输入信号IN；第二倒相器，其输入端与第一倒相器的输出端连接；第三倒相器，其输入端与第二倒相器的输出端连接；第一NMOS管，其源极端接地，栅极端连接第一倒相器的输出端；第二NMOS管，其源极端接地，栅极端连接第二倒相器的输出端；第三NMOS管，其源极端接地，栅极端连接第三倒相器的输出端；第四NMOS管，其源极端连接第一NMOS管的漏极端；第五NMOS管，其源极端连接第二NMOS管的漏极端；第六NMOS管，其源极端连接第三NMOS管的漏极端；第一PMOS管；第二PMOS管；初级NPN管组，其包括第一NPN管和第二NPN管，第一NPN管的集电极与第一PMOS管的漏极端连接，基极与集电极连接，发射极与第四NMOS管的漏极端连接，第二NPN管的集电极与第二PMOS管的漏极端连接，基极与集电极连接，发射极与第五NMOS管的漏极端连接；第三PMOS管，栅极端与第二PMOS管的漏极端连接；第四PMOS管，其源极端与第三PMOS管的漏极端连接，漏极端与第六NMOS管的漏极端连接，其中，从第四PMOS管的源极端输出输出信号OUT。2.如权利要求1所述的电平转换电路，其特征在于：所述第四NMOS管，所述第五NMOS管、所述第六NMOS管的栅极端分别输入低电位电压VDD，所述第一倒相器、所述第二倒相器、所述第三倒相器的电源电压为所述低电位电压VDD。3.如权利要求1或2所述的电平转换电路，其特征在于：所述第一PMOS管、所述第二PMOS管、所述第三PMOS管的源极...

【专利技术属性】
技术研发人员：陆建华，马杰，周帅林，
申请(专利权)人：江苏安其威微电子科技有限公司，
类型：发明
国别省市：江苏,32