ISFET阵列的放大和读出电路制造技术

一种ISFET阵列的放大和读出电路，其特征在于包括：阵列式开关电容放大电路，与所述ISFET阵列中ISFET器件数量相同，每一开关电容放大电路输入端配置为连接每一ISFET器件漏端，包括由PMOS构成的第一开关；列选择电路，ISFET阵列中各列对应的开关电容放大电路的输出端连通，再通过列选择电路选择输出信号的列；行选择电路，各列对应的开关电容放大电路的PMOS导通开关的栅极连通，再连接行选择电路选择输出信号的行。本发明专利技术设计了可以片内放大的高精度，低功耗超大规模ISFET阵列，结合适当的控制方法和后工艺，可以实现新的实用测序芯片的制作。

Amplification and readout circuit of ISFET array

An amplifier and readout circuit for an ISFET array, characterized by an array of switched capacitor amplifying circuits, which are the same as the number of ISFET devices in the ISFET array. Each switched capacitor amplifier circuit is configured to connect the leakage end of each ISFET device, including the first switch consisting of PMOS; a column selection circuit, a ISFET array The output of the switched capacitor amplifying circuit corresponding to each column is connected, and the column selection circuit is used to select the output signal. The line selection circuit, the gate of the PMOS conduction switch of the corresponding switch capacitance amplifying circuit are connected, and the line selection circuit selects the output signal. The invention has designed a high precision, low power and ultra large scale ISFET array, which can be amplified in the chip. A new practical sequencing chip can be realized by combining the appropriate control method and the post process.

【技术实现步骤摘要】
ISFET阵列的放大和读出电路
本专利技术涉及一种半导体微电子领域，并且更特别的，涉及一种ISFET阵列的的放大和读出电路。
技术介绍
ISFET器件最初由荷兰科学家PietBergveld于1970年专利技术。经过几十年的发展，于2004年，结合标准CMOS工艺，英国的MarkMilgrew制作出首款ISFET阵列，并且加入其读出电路。2006年，帝国理工学院的ChristoferToumazou利用ISFET成功检测到单核苷酸聚合反应的变化，也将此技术成功引入到基因测序领域。2010年，前世界知名测序仪公司IonTorrent发布其产品IonTorrent。该测序仪生化反应空间，获取信号的换能器，均在一个电学芯片内完成。如其公司宣传语所展示，“芯片就是测序仪”。在这之外，因为其利用了集成电路的产业优势，使得测序技术的成本大为下降。因此，利用半导体集成电路芯片测序是一个非常有前景的方向。许多生物测试都有高通量的特点。而对于测序技术，在此基础上，传感器的分辨率和灵敏度也有特别的需求。
技术实现思路
(一)要解决的技术问题针对现有技术的不足，本专利技术是为了实现一种ISFET阵列设计，本专利技术提出新的电路设计方式，以及其时钟控制方法。(二)技术方案根据本专利技术的一方面，一种ISFET阵列的放大和读出电路，其特征在于包括：阵列式开关电容放大电路，与所述ISFET阵列中ISFET器件数量相同，每一开关电容放大电路输入端配置为连接每一ISFET器件漏端，包括由PMOS构成的第一开关；列选择电路，ISFET阵列中各列对应的开关电容放大电路的输出端连通，再通过列选择电路选择输出信号的列；行选择电路，各列对应的开关电容放大电路的PMOS导通开关的栅极连通，再连接行选择电路选择输出信号的行。进一步的，所述列选择电路包括移位寄存器，用于选择输出信号的列。进一步的，所述开关电容放大电路还包括：第二开关、第三开关、第一电容、第二电容和放大器，其中所述第一开关一端配置为连接离子敏场效应晶体管源极另一端连接第一电容，第一电容一端与第一开关连接另一端与放大器第二输入端连接，第二开关一端与放大器第二输入端连接另一端与放大器输出端连接，第二电容一端与放大器第二输入端连接另一端与放大器输出端连接，第三开关一端与第一开关连接第一电容的一端连接另一端与共模电平连接，放大器第一输入端与共模电平连接。进一步的，所述开关电容放大电路还包括：第四开关和第五开关，所述第四开关连接于第二电容和放大器输出端之间；所述第五开关一端与第二电容和第四开关连接的一端连接，另一端与共模电平连接。进一步的，还包括时序控制模块，所述时序控制模块分别连接第一开关、第二开关、第三开关、第四开关和第五开关，以分别控制各开关的开合。进一步的，所述ISFET阵列分为上部阵列和下部阵列，相应的还包括上半阵列选择器和下半阵列选择器，用于选择输出信号的下部阵列或上部阵列。进一步的，还包括复用器，用于连接输出放大后选择出的信号。进一步的，复用器为多个，类型为轨到轨输出缓冲器。进一步的，还包括时钟控制器，用于控制开关电容放大电路中的电容充放电，以及控制列选择电路选择列。进一步的，所述第一电容充放电时间大于等于1μs。(三)有益效果本专利技术设计了可以片内放大的高精度，低功耗超大规模ISFET阵列，结合适当的控制方法和后工艺，可以实现新的实用测序芯片的制作。附图说明图1为ISFET器件传统的读出电路结构；图2为本专利技术实施例的阵列设计结构图；图3为本专利技术实施例的ISFET器件使用开关电容电路放大的读出电路结构；图4为本专利技术实施例的ISFET器件开关电容放大电路基础上修正到低噪声的电路结构；图5a和图5b分别为本专利技术实施例的敏感单元电路结构和其版图；图6为本专利技术实施例的电路系统结构图；图7为本专利技术实施例的控制时钟时序图；图8为本专利技术实施例的得到信号绘制的640×640阵列帧图；图9为本专利技术实施例的得到信号中某一个信号的敏感度图；图10为本专利技术实施例的基因测序流程图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，以下对本专利技术作进一步的详细说明。在以前的工作中，使用标准工艺制作ISFET器件在早期，使用标准工艺制作时仅限于制作器件。被正式与集成电路集成是由英国Glasgow大学的MarkMilgrew于2004年完成。时其完成的芯片阵列数目为2×2。MarkMilgrew在电路中明确设计，并推导了其器件的读出电路。具体电路如图1。从图1中可见，其读出电路中共使用3个放大器，一个电阻。按照阵列的设计方式(如图2)，电路中放大器的数目将会为列数目的3倍。因此放大器的功耗成了整个芯片功耗的来源。同时在另一方面，ISFET作为一种新型的用于生物检测的生物传感器件，其在生物上的特别要求也是一个重要的方面。比如，如果要利用ISFET检测到单核苷酸的聚合反应(Protonsandsinglenucleotidepolymorphismdetection：AsimpleusefortheIonSensitiveFieldEffectTransistor”SunilPurushothaman，ChrisToumazou，和Chung-PeiOu，SensorsandActuators，B：Chemical，114，(2006)，第964-968页。)，则在精度上又有特别的要求。在ChorisToumazou的工作中，其使用的生物量很大，因此得到了较强的信号。但是对于许多的实际的生物检测，生物信号微弱，为解决这个问题，提高器件精度是唯一的方案。出于这个目的，提出一种基于开关电容放大模式的ISFET器件的读出电路。具体电路图如图3。在本专利技术中，提出一种低功耗，高精度的ISFET阵列设计架构及其控制方法。所以，针对一款用于测序的集成电路芯片，必然要求传感器的大阵列设计，同时要求极高的精度。大阵列设计会引入更多的电路，因此耗费很大的功耗，而要求高精度的同时，则必然要求片内放大信号，以避免封装接口处导致的信号失真。结合到这两点，我们提出一种用于片内放大，并且相对于以往电路功耗更低的ISFET器件阵列制作方法。在图3电路的基础上，为了消除失调电压的影响，在电容C2处，再增添两个开关，并且有S1和S2控制。加入后具体电路如图4所示。如此，图4作为基本的读出电路，对其进行阵列化的设计排布。电路系统中读出电路中放大器数量与阵列列数目相同。相对于原先的传统读出电路，功耗减少大约2/3，图5a和图5b是电路系统结构图。针对于此类大阵列的集成电路来说，电路必须随着版图变化而变化。因为阵列的急剧扩增，导致在有限面积下不能存放过多的电路结构，同时版图的布局，也会反过来影响电路的设计。设计中可以预测因为读出电路本身的面积占据，导致无法将读出电路在电路一侧紧密排开，而只能置于电路两侧。同时，将阵列分为上下两部分的方法可以加快获取阵列数据的速度，减少外部采集设备的需求指标。在上下各半部分，根据速度的需求可以再将阵列设计为多通，比如双通，4通，8通等。从图2中，我们可以看到必须有一个包含传感器(ISFET)的单元阵列式重复。我们可以类似数码相机的知识，称之为“像素”，也或者特别称之为“敏感单元”。专利此处称之为“本文档来自技高网...

【技术保护点】
1.一种ISFET阵列的放大和读出电路，其特征在于包括：阵列式开关电容放大电路，与所述ISFET阵列中ISFET器件数量相同，每一开关电容放大电路输入端配置为连接每一ISFET器件漏端，包括由PMOS构成的第一开关；列选择电路，ISFET阵列中各列对应的开关电容放大电路的输出端连通，再通过列选择电路选择输出信号的列；行选择电路，各列对应的开关电容放大电路的PMOS导通开关的栅极连通，再连接行选择电路选择输出信号的行。

【技术特征摘要】
1.一种ISFET阵列的放大和读出电路，其特征在于包括：阵列式开关电容放大电路，与所述ISFET阵列中ISFET器件数量相同，每一开关电容放大电路输入端配置为连接每一ISFET器件漏端，包括由PMOS构成的第一开关；列选择电路，ISFET阵列中各列对应的开关电容放大电路的输出端连通，再通过列选择电路选择输出信号的列；行选择电路，各列对应的开关电容放大电路的PMOS导通开关的栅极连通，再连接行选择电路选择输出信号的行。2.根据权利要求1所述的ISFET阵列的放大和读出电路，其特征在于，所述列选择电路包括移位寄存器，用于选择输出信号的列。3.根据权利要求1所述的ISFET阵列的放大和读出电路，其特征在于，所述开关电容放大电路还包括：第二开关、第三开关、第一电容、第二电容和放大器，其中所述第一开关一端配置为连接离子敏场效应晶体管源极另一端连接第一电容，第一电容一端与第一开关连接另一端与放大器第二输入端连接，第二开关一端与放大器第二输入端连接另一端与放大器输出端连接，第二电容一端与放大器第二输入端连接另一端与放大器输出端连接，第三开关一端与第一开关连接第一电容的一端连接另一端与共模电平连接，放大器第一输入端与共模电平连接。4.根据权利要求1所述的ISFE...

【专利技术属性】
技术研发人员：杨翎，张雪莲，张强，节俊尧，魏清泉，俞育德，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京,11