一种计轴电子接口装置的测试系统制造方法及图纸

本发明专利技术提供了一种计轴电子接口装置的测试系统，计轴电子接口装置可分别与多个计轴主机和联锁系统连接，将采集计轴主机的占用检查结果上传联锁系统，并将联锁系统反馈的复位指令下发至计轴主机。而测试系统则通过上位机和计轴测量电路对计轴电子接口装置的采集转发和解码控制功能进行测试和验证。基于此，在消除大量分散布置的重力型继电器的基础上完成了测试，从而解决安装和维护困难的问题。

A test system for an axis electronic interface device

The invention provides a test system for an axis electronic interface device. The shaft electronic interface device can connect with a number of shaft host and interlocking system respectively, and upload the examination results of the acquisition axle host to the interlocking system, and send the reset instruction feedback from the interlocking system to the mainframe host. The test system uses the host computer and the axle counting circuit to test and verify the acquisition, forwarding and decoding control functions of the axle electronic interface device. Based on this, the test has been completed on the basis of eliminating a large number of distributed gravity relays, so as to solve the difficult problems of installation and maintenance.

【技术实现步骤摘要】
一种计轴电子接口装置的测试系统
本专利技术涉及列车控制
，更具体地说，涉及一种计轴电子接口装置的测试系统。
技术介绍
计轴系统和联锁系统均是铁路信号控制领域的基础设备。计轴系统中的计轴主机负责检查相应闭塞区间的占用情况，并将占用检查结果上传至联锁系统；联锁系统则需要根据计轴主机上传的占用检查结果完成进路锁闭和解锁控制，并下达针对闭塞区间的复位指令。传统计轴系统与联锁系统以重力型继电器作为接口。计轴主机将占用检查结果通过输出直流电压的方式控制重力型继电器吸起或落下，同样，联锁系统按照复位指令复位重力型继电器。但是，这种连接方式会需要大量的重力型继电器，并且分布复杂，给安装和维护带来极大困难。因此，亟需一种简单有效的接口装置及对该接口装置的测试技术，以解决安装和维护困难的问题。
技术实现思路
有鉴于此，本专利技术提供一种计轴电子接口装置的测试系统，以解决现有接口安装和维护困难的问题。技术方案如下：一种计轴电子接口装置的测试系统，所述计轴电子接口装置包括至少一个接口单元，所述接口单元包括网关、芯片、选通控制电路、多个现场可编程门阵列FPGA、多个采集电路和多个驱动电路；所述网关的一端与联锁系统相连，所述网关的另一端与所述芯片的一端相连，所述芯片的另一端所述选通控制电路的一端相连，所述选通控制电路的另一端与所述多个FPGA的一端相连，所述FPGA的另一端与计轴主机相连；其中，所述FPGA通过所述采集电路与计轴主机的输出端口相连，通过所述驱动电路与所述计轴主机的采集端口相连；所述芯片通过所述选通控制电路控制目标FPGA导通；所述目标FPGA通过所述采集电路从所述计轴主机的输出端口处获取占用检查结果，并通过所述选通控制电路将所述占用检查结果发送至所述芯片，以使所述芯片向所述网关发送所述占用检查结果；所述网关在接收到所述占用检查结果时，将所述占用检查结果发送至所述联锁系统；在接收到所述联锁系统下发的复位指令时，将所述复位指令发送至所述芯片；所述芯片将接收到的所述复位指令通过所述选通控制电路发送至所述目标FPGA，以使所述目标FPGA将所述复位指令通过所述驱动电路向所述计轴主机的采集端口发送；所述测试系统包括上位机和多个计轴测试电路，所述上位机设置有安全通信接口，所述计轴测试电路设置有测试输出端口和测试采集端口；所述计轴测试电路的测试输出端口与所述采集电路相连，所述计轴测试电路的测试采集端口与所述驱动电路相连；所述上位机基于第一预设配置参数建立所述安全通信接口和所述网关的通信连接；所述计轴测试电路生成测试占用检查结果；所述计轴电子接口装置采集所述测试占用检查结果，并通过所述安全通信接口上传至所述上位机；所述上位机解析所述测试占用检查结果，并显示；基于第二预设配置参数生成测试复位指令，并下发至所述计轴电子接口装置；所述计轴电子接口装置将所述测试复位指令发送至所述计轴测试电路；所述计轴测试电路基于所述测试复位指令进行显示。优选的，所述计轴测试电路的测试输出端口通过第一线缆与所述采集电路相连，所述计轴测试电路的测试采集端口通过第二线缆与所述驱动电路相连。优选的，所述第一预设配置参数，包括：网络配置参数和RSSP-I配置参数。优选的，所述第二预设配置参数，包括：测试设置参数和测试配置参数。优选的，所述上位机，还用于：显示测试记录。优选的，所述计轴测试电路，包括：电源单元、输出电路和显示电路；所述电源单元分别与所述输出电路和所述显示电路相连；所述电源单元为所述输出电路和所述显示电路提供电源；所述输出电路通过控制所述电源的通断生成测试占用检查结果；所述显示电路基于所述测试复位指令进行显示。优选的，所述显示电路，包括：继电器和指示灯；所述继电器基于所述测试复位指令控制所述指示灯进行显示。优选的，所述指示灯，包括：第一指示灯和第二指示灯；在所述测试复位指令为测试直接复位指令的情况下，所述继电器控制所述第一指示灯进行显示；在所述测试复位指令为测试预复位指令的情况下，所述继电器控制所述第二指示灯进行显示。一种计轴电子接口装置的测试方法，应用于上述技术方案任意一项所述的计轴电子接口装置的测试系统，包括：所述上位机基于第一预设配置参数建立所述安全通信接口和所述网关的通信连接；所述计轴测试电路生成测试占用检查结果；所述计轴电子接口装置采集所述测试占用检查结果，并通过所述安全通信接口上传至所述上位机；所述上位机解析所述测试占用检查结果，并显示；基于第二预设配置参数生成测试复位指令，并下发至所述计轴电子接口装置；所述计轴电子接口装置将所述测试复位指令发送至所述计轴测试电路；所述计轴测试电路基于所述测试复位指令进行显示。相较于现有技术，本专利技术实现的有益效果为：以上本专利技术提供的一种计轴电子接口装置的测试系统，计轴电子接口装置可分别与多个计轴主机和联锁系统连接，将采集计轴主机的占用检查结果上传联锁系统，并将联锁系统反馈的复位指令下发至计轴主机。而测试系统则通过上位机和计轴测量电路对计轴电子接口装置的采集转发和解码控制功能进行测试和验证。基于此，在消除大量分散布置的重力型继电器的基础上完成了测试，从而解决安装和维护困难的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的计轴电子接口装置的测试系统的结构示意图；图2示出上位机的参数配置界面；图3示出上位机的数据分析界面；图4为本专利技术实施例提供的计轴测试电路的结构示意图；图5为本专利技术实施例提供的计轴电子接口装置的测试方法的方法流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供一种计轴电子接口装置的测试系统，其结构示意图如图1所示，计轴电子接口装置10包括至少一个接口单元，所述接口单元包括网关101、芯片102、选通控制电路103、多个现场可编程门阵列FPGA104、多个采集电路105和多个驱动电路106；网关101的一端与联锁系统相连，网关101的另一端与芯片102的一端相连，芯片102的另一端选通控制电路103的一端相连，选通控制电路103的另一端与多个FPGA104(图1中仅示出一个)的一端相连，FPGA104的另一端与计轴主机相连；其中，FPGA104通过采集电路与计轴主机的输出端口相连，通过驱动电路与计轴主机的采集端口相连；芯片通过选通控制电路控制目标FPGA导通；目标FPGA通过采集电路从计轴主机的输出端口处获取占用检查结果，并通过选通控制电路将占用检查结果发送至芯片，以使芯片向网关发送占用检查结果；网关在接收到占用检查结果时，将占用检查结果发送至联锁系统；在接收到联锁系统下发的复位指令时，将复位指令发送至芯片；芯片将接收到的复位指令通过选通控制电路发送至目标FPGA，以使目标FPGA将复位指令通过驱动电路向计轴本文档来自技高网...

【技术保护点】
1.一种计轴电子接口装置的测试系统，其特征在于，所述计轴电子接口装置包括至少一个接口单元，所述接口单元包括网关、芯片、选通控制电路、多个现场可编程门阵列FPGA、多个采集电路和多个驱动电路；所述网关的一端与联锁系统相连，所述网关的另一端与所述芯片的一端相连，所述芯片的另一端所述选通控制电路的一端相连，所述选通控制电路的另一端与所述多个FPGA的一端相连，所述FPGA的另一端与计轴主机相连；其中，所述FPGA通过所述采集电路与计轴主机的输出端口相连，通过所述驱动电路与所述计轴主机的采集端口相连；所述芯片通过所述选通控制电路控制目标FPGA导通；所述目标FPGA通过所述采集电路从所述计轴主机的输出端口处获取占用检查结果，并通过所述选通控制电路将所述占用检查结果发送至所述芯片，以使所述芯片向所述网关发送所述占用检查结果；所述网关在接收到所述占用检查结果时，将所述占用检查结果发送至所述联锁系统；在接收到所述联锁系统下发的复位指令时，将所述复位指令发送至所述芯片；所述芯片将接收到的所述复位指令通过所述选通控制电路发送至所述目标FPGA，以使所述目标FPGA将所述复位指令通过所述驱动电路向所述计轴主机的采集端口发送；所述测试系统包括上位机和多个计轴测试电路，所述上位机设置有安全通信接口，所述计轴测试电路设置有测试输出端口和测试采集端口；所述计轴测试电路的测试输出端口与所述采集电路相连，所述计轴测试电路的测试采集端口与所述驱动电路相连；所述上位机基于第一预设配置参数建立所述安全通信接口和所述网关的通信连接；所述计轴测试电路生成测试占用检查结果；所述计轴电子接口装置采集所述测试占用检查结果，并通过所述安全通信接口上传至所述上位机；所述上位机解析所述测试占用检查结果，并显示；基于第二预设配置参数生成测试复位指令，并下发至所述计轴电子接口装置；所述计轴电子接口装置将所述测试复位指令发送至所述计轴测试电路；所述计轴测试电路基于所述测试复位指令进行显示。...

【技术特征摘要】
1.一种计轴电子接口装置的测试系统，其特征在于，所述计轴电子接口装置包括至少一个接口单元，所述接口单元包括网关、芯片、选通控制电路、多个现场可编程门阵列FPGA、多个采集电路和多个驱动电路；所述网关的一端与联锁系统相连，所述网关的另一端与所述芯片的一端相连，所述芯片的另一端所述选通控制电路的一端相连，所述选通控制电路的另一端与所述多个FPGA的一端相连，所述FPGA的另一端与计轴主机相连；其中，所述FPGA通过所述采集电路与计轴主机的输出端口相连，通过所述驱动电路与所述计轴主机的采集端口相连；所述芯片通过所述选通控制电路控制目标FPGA导通；所述目标FPGA通过所述采集电路从所述计轴主机的输出端口处获取占用检查结果，并通过所述选通控制电路将所述占用检查结果发送至所述芯片，以使所述芯片向所述网关发送所述占用检查结果；所述网关在接收到所述占用检查结果时，将所述占用检查结果发送至所述联锁系统；在接收到所述联锁系统下发的复位指令时，将所述复位指令发送至所述芯片；所述芯片将接收到的所述复位指令通过所述选通控制电路发送至所述目标FPGA，以使所述目标FPGA将所述复位指令通过所述驱动电路向所述计轴主机的采集端口发送；所述测试系统包括上位机和多个计轴测试电路，所述上位机设置有安全通信接口，所述计轴测试电路设置有测试输出端口和测试采集端口；所述计轴测试电路的测试输出端口与所述采集电路相连，所述计轴测试电路的测试采集端口与所述驱动电路相连；所述上位机基于第一预设配置参数建立所述安全通信接口和所述网关的通信连接；所述计轴测试电路生成测试占用检查结果；所述计轴电子接口装置采集所述测试占用检查结果，并通过所述安全通信接口上传至所述上位机；所述上位机解析所述测试占用检查结果，并显示；基于第二预设配置参数生成测试复位指令，并下发至所述计轴电子接口装置；所述计轴电子接口装置将所述测试复位指令发送至所述计轴测试电路；所述计轴测试电路基于所述测试复位指令进行显示。2.根据权利要...

【专利技术属性】
技术研发人员：张昕鹏，陈强，张健，谷建柱，赵一鹏，王婧，李润雷，房海云，
申请(专利权)人：通号北京轨道工业集团有限公司，
类型：发明
国别省市：北京,11