用于高分辨率DCO的数字控制可变电抗器结构制造技术

本发明专利技术涉及用于高分辨率DCO的数字控制可变电抗器结构，其中，一种数字控制可变电抗器装置包含：本体nMOS场效应晶体管集合，其本体绑定至接地，该本体nMOS场效应晶体管集合具有：第一晶体管，包括：源极，耦合至直流电压源；以与栅极，耦合至数字控制振荡器；第二晶体管，包括：源极，耦合至该直流电压源；以与栅极，耦合至该数字控制振荡器；以及第三晶体管，包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。数字控制可变电抗器中的晶体管可为有耦合至直流电压源的背栅极的FDSOI nMOS装置。

【技术实现步骤摘要】
用于高分辨率DCO的数字控制可变电抗器结构
揭示于本文的专利目标是有关于集成电路。更特别的是，本专利技术有关于一种金属氧化物半导体(MOS)可变电抗器。
技术介绍
可变电抗器为具有取决于外加电压的电容的半导体二极管且常用于现代通讯系统。集成电路常包括可变电抗器(varactor也称为“variablereactor”)。可变电抗器提供有基于表现在端子的电压及控制电压的可变电容的电压控制式电容组件。金属氧化物半导体(MOS)可变电抗器可具有施加至栅极端子的控制电压，该栅极端子可控制施加特定电压至装置的其余端子所得到的电容。由于可变电抗器基于被逆偏压的P-N结，该端子通常被偏压成没有电流流动越过P-N结，藉此形成电容器。不过，改变在MOS可变电抗器的栅极上的偏压造成在栅极下面形成改变流动通过可变电抗器的电流的空乏或累积区。所得到的有效电容因此是可变的，且相依于电压。这使得可变电抗器利于用作电压控制型电容器。可变电抗器特别有用于振荡器、RF电路及习知通讯技术以产生用作输入信号的给定频率。有两种常用的习知MOS可变电抗器。一种为实作简单的n-MOS累积型可变电抗器。不过，在n-MOS累积型可变电抗器中，寄生二极管在Vcontrol小于0时由于衬底短路接地(shortedtoground)而被开启。这导致在调控范围(tuningrange)的一半期间有低Q值(Qfactor)。另一种为防止泄露到衬底的反转MOS可变电抗器，其具有永远被逆偏压的寄生二极管。不过，反转MOS可变电抗器有狭窄的调控范围。习知可变电抗器应用使用例如锁相回路(PLL)的控制系统以产生输出信号以响应给定的输入信号。在许多电子应用中，PLL为使用于各种计时、同步及信号处理功能的基本电路。PLL的重要应用是在电信及雷达系统，在此它们用来产生载波频率、局部振荡器频率及中间频率信号。无线通信系统的目前趋势是朝向使用全数字化PLL(ADPLL)，相较于传统的模拟PLL，它们提供以下优点：较小的芯片尺寸、更好的可扩充性、以及广阔的可再组构性(re-configurability)。
技术实现思路
本揭示内容的第一态样提供一种数字控制可变电抗器装置，其使用本体绑定至(bulktiedto)接地的本体nMOS场效应晶体管集合，该本体nMOS场效应晶体管集合具有：第一晶体管，包括：源极，耦合至直流电压源；以与栅极，耦合至数字控制振荡器；第二晶体管，包括：源极，耦合至该直流电压源；以与栅极，耦合至该数字控制振荡器；以及第三晶体管，包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。本揭示内容的第二态样提供一种数字控制可变电抗器装置，其使用栅极耦合至(gatecoupledto)连接至Vbb电位电压的背栅极电压的FDSOInMOS场效应晶体管集合，该FDSOInMOS场效应晶体管具有：第一晶体管，其包括：源极，耦合至直流电压源；以与栅极，耦合至数字控制振荡器；第二晶体管，其包括：源极，耦合至该直流电压源；以与栅极，耦合至该数字控制振荡器；以及第三晶体管，其包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。本揭示内容的第三态样提供一种实现极精细频率调控分辨率的方法，其使用以下步骤：决定一直流偏压(DCbiasvoltage)给数字控制振荡器电感电容(DCOLC)共振腔，该数字控制振荡器电感电容(DCOLC)共振腔栅极连接至第一NMOS晶体管装置与第二NMOS晶体管装置；施加直流偏压(DCbiasedvoltage)至一节点，该节点连接至该第一NMOS晶体管装置的源极与该第二NMOS晶体管装置的源极；产生由第三NMOS晶体管装置的栅极接收的控制信号；设定该第一NMOS晶体管装置、该第二NMOS晶体管装置及该第三NMOS晶体管装置的背栅极电压至接地；以及调整该背栅极电压以重新组构该直流偏压及该控制信号的调控范围。附图说明由以下本揭示内容各方面结合描绘本专利技术各种具体实施例的附图的详细说明可更加明白本揭示内容以上及其他的特征。图1根据本揭示内容的数个具体实施例图示可变电抗器电路的示意图。图2根据本揭示内容的数个具体实施例图示可变电抗器结构的简化布置图。图3根据本揭示内容的一具体实施例图标IC结构的简化可变电抗器精细单元模型(simplifiedvaractorfineunitmodel)。图4根据本揭示内容的一具体实施例图示处于关闭状态的可变电抗器电路的简化模型。图5根据本揭示内容的一具体实施例图示处于开启状态的可变电抗器电路的简化模型。图6根据本揭示内容的一具体实施例图标IC结构的可变电抗器精细单元实体设计横截面。图7根据本揭示内容的数个具体实施例图示可变电抗器装置的电容-电压曲线图。图8根据本揭示内容的替代具体实施例图示可变电抗器装置的电容-电压曲线图。图9根据本揭示内容的替代具体实施例图示可变电抗器装置的电容-电压曲线图。应注意，本揭示内容的附图不一定按比例绘制。附图只是用来图示本揭示内容的典型方面，因此不应被视为用来限制本揭示内容的范畴。附图中，类似的组件用相同的附图标记表示。具体实施方式在以下说明中，参考形成其一部份且举例图示可实施本专利技术教导的特定示范具体实施例的附图。充分详述这些具体实施例使得本领域技术人员能够实施本专利技术教导，且应了解，可使用其他具体实施例及做出改变而不脱离本专利技术教导的范畴。因此，以下说明仅供图解说明。如上述，揭示于本文的专利目标是有关于集成电路。更特别的是，该专利目标有关于有精细信号分辨率(finesignalresolution)的金属氧化物半导体(MOS)可变电抗器。此外，本揭示内容有关于用于有极精细分辨率的先进数字锁相回路(ADPLL)的数字控制振荡器(DCO)的方法及设备的具体实施例。该分辨率主要取决于数字控制可变电抗器(DCV)的电容调控分辨率。DCV的分辨率取决于使用于DCV装置的开关致动电压的开启电容(Con)与关闭电容(Coff)，且基于每一精细代码步阶(finecodestep)的电容变化。另外，在习知可变电抗器中，Con永远等于装置在形成时的栅极至沟道氧化物电容(Cox)。由于这些习知应用为了较高的速度而想要较高的Cox，所以解析能力中存在折衷。当前的办法避免此一折衷。推荐的本专利技术具体实施例为一种可变电抗器，在一具体实施例中，其包含以有差异的方式组构成可形成三指装置(3-fingereddevice)的3个NMOS晶体管。本揭示内容的具体实施例不需要交流耦合电容器(ACcouplingcapacitor)，或直流偏压电阻器(DCbiasresistor)，这导致寄生二极管漏电减少，且节省每个装置的空间。图1根据本揭示内容的数个具体实施例图示可变电抗器100。更特别的是，可变电抗器100在FDSOI制程中用作可切换差分电容器的为反井型(flippedwell)NMOS。如以下所详述的，相较于习知可变电抗器，可变电抗器100的组构大幅改善精细分辨率效能(每一步阶约有22aF电容变化)，精细调控电容范围(每10位调控字(tuningword)约有23fF)，较低的寄生电容且对偏压有较低敏感性而可大幅减少相位噪声。根据可变电抗器100的一具体实施例，该装置包括由数个晶体管组成的序本文档来自技高网...

【技术保护点】
一种数字控制可变电抗器装置，包含：本体nMOS场效应晶体管集合，其本体绑定至接地，该本体nMOS场效应晶体管集合具有：第一晶体管，包括：源极，耦合至直流电压源；以及栅极，耦合至数字控制振荡器；第二晶体管，包括：源极，耦合至该直流电压源；以及栅极，耦合至该数字控制振荡器；以及第三晶体管，包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。

【技术特征摘要】
2016.12.06 US 15/370,0041.一种数字控制可变电抗器装置，包含：本体nMOS场效应晶体管集合，其本体绑定至接地，该本体nMOS场效应晶体管集合具有：第一晶体管，包括：源极，耦合至直流电压源；以及栅极，耦合至数字控制振荡器；第二晶体管，包括：源极，耦合至该直流电压源；以及栅极，耦合至该数字控制振荡器；以及第三晶体管，包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。2.如权利要求1所述的装置，其中，该第一晶体管的栅极与该第二晶体管的栅极耦合至数字控制振荡器的电感电容共振腔的正极及负极节点。3.如权利要求2所述的装置，其中，该数字控制振荡器的电感电容共振腔有约0.5伏特的偏压。4.如权利要求1所述的装置，其中，该直流电压源提供0.5伏特以使该第一晶体管及该第二晶体管处于关闭状态。5.如权利要求1所述的装置，其中，该第三晶体管的栅极接收控制信号。6.如权利要求5所述的装置，其中，该控制信号在约0至1.2伏特的电压范围中。7.如权利要求6所述的装置，其中：响应该控制信号被设定在约0伏特，使该第三晶体管处于关闭状态；以及响应该控制信号被设定在约1.2伏特，使该第三晶体管处于开启状态。8.如权利要求1所述的装置，其中，通过该背栅极电压的调整，该第一晶体管的该栅极与该第二晶体管的该栅极接收一可组构电压范围。9.一种数字控制可变电抗器装置，包含：FDSOInMOS场效应晶体管集合，栅极耦合至连接至Vbb电位电压的背栅极电压，该FDSOInMOS场效应晶体管具有：第一晶体管，包括：源极，耦合至直流电压源；以及栅极，耦合至数字控制振荡器；第二晶体管，包括：源极，耦合至该直流电压源；以及栅极，耦合至该数字控制振荡器；以及第三晶体管，包括：源极，耦合至该第一晶体管的漏极；以及漏极，耦合至该第二晶体管的漏极。10.如权利要求9所述的装置，其中，该第一晶体管的栅极与该第二晶体管的栅极耦合至数字控制振荡器的电感电容共振腔的正极及负极节...

【专利技术属性】
技术研发人员：张弛，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY