金属氧化物半导体场效应晶体管及其制作方法技术

本发明专利技术涉及一种金属氧化物半导体场效应晶体管及其制作方法。所述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在衬底表面的两端形成的浅沟道隔离结构、在衬底中间区域表面形成的栅介质层、在栅介质层两端形成的侧墙、在侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在轻掺杂漏极区域与浅沟道隔离结构之间的衬底表面形成的源漏区、在源漏区及浅沟道隔离结构上形成的第一介质层、在第一介质层上形成的第二介质层、第二介质层及侧墙围成的沟槽、形成于沟槽侧壁的功函数层、形成功函数层表面且填充于沟槽中的金属栅层，其中，沟槽包括位于侧墙之间的截面为矩形的部分及位于第二介质层中截面为倒梯形的部分。

【技术实现步骤摘要】
金属氧化物半导体场效应晶体管及其制作方法
本专利技术涉及半导体制造工艺
，特别地，涉及一种金属氧化物半导体场效应晶体管及其制作方法。
技术介绍
集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(metaloxidesemiconductorfieldeffecttransistor，简称MOS晶体管)。自从MOS管被专利技术以来，其几何尺寸一直在不断缩小。在此情况下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。随着复合金属氧化物半导体结构(CMOS)制造工艺缩减到32nm以下级别，引入了HighKMetalGate技术，简称HKMG。其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的较高的栅泄露电流。为此，现有技术已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。金属栅和高K介质的形成方法，主要可分为先栅极(gatefirst)和后栅极(gatelast)。而近年来Gatelast工艺方法的应用也在逐渐变为主流的方法。由于半导体器件尺寸的不断缩小，其gapfill(间隙填充)的工艺窗口也越来越小，发展到28nm以下，gapfill的工艺十分困难，导致栅极金属很难填充。填充能力不足时候，极有可能导致在金属栅中出现孔洞(void)，一方面这将可能导致器件栅电阻增高，另一方面还可能导致器件产生一些可靠性的问题。
技术实现思路
鉴于以上，本专利技术提供一种至少解决上述一个技术问题的金属氧化物半导体场效应晶体管及其制作方法。一种金属氧化物半导体场效应晶体管的制作方法，其包括以下步骤：提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；在所述第一多晶硅、所述第一介质层上形成第二多晶硅；对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分；在所述沟槽内壁及所述第二介质层上形成功函数层；在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；去除所述沟槽外侧的第二介质层上的金属栅层。在一种实施方式中，所述第一多晶硅与第二多晶硅的厚度均在250埃至1500埃的范围内。在一种实施方式中，所述侧墙的材料包括氧化硅、氮化硅或正硅酸乙脂TEOS，刻蚀所述侧墙的气体包括CHF3。在一种实施方式中，所述第一介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第一多晶硅的厚度。在一种实施方式中，所述第二介质层材料包括氧化硅SiO2或正硅酸乙脂TEOS，厚度大于所述第二多晶硅的厚度。在一种实施方式中，所述第一介质层的厚度与第二介质层的厚度相同，所述第一介质层的材料与所述第二介质层的材料相同。在一种实施方式中，所述功函数层的材料包括Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al化合物中的一种。在一种实施方式中，所述倒梯形的底角在大于等于60度小于90度的范围之间。在一种实施方式中，对所述第一及第二多晶硅进行刻蚀的步骤中采用的气体包括Cl基气体或Br基气体。一种金属氧化物半导体场效应晶体管，其包括衬底、在所述衬底表面的两端形成的浅沟道隔离结构、在所述衬底中间区域表面形成的栅介质层、在所述栅介质层两端形成的侧墙、在所述侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在所述轻掺杂漏极区域与所述浅沟道隔离结构之间的衬底表面形成的源漏区、在所述源漏区及浅沟道隔离结构上形成的第一介质层、在所述第一介质层上形成的第二介质层、所述第二介质层及所述侧墙围成的沟槽、形成于所述沟槽侧壁的功函数层、形成所述功函数层表面且填充于所述沟槽中的金属栅层，其中，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分。相较于现有技术，本专利技术金属氧化物半导体场效应晶体管及其制作方法中，所述沟槽深宽比大幅降低，呈现上大下小的形貌，所以在金属栅层填充的时候，不会出现空洞。具体地，本专利技术金属氧化物半导体场效应晶体管及其制作方法具有以下优点：第一，能够完美填充较狭窄的伪栅沟槽，金属栅层中间不会出现金属空洞，可以有效降低金属栅层电阻，并能够避免器件出现可靠性的风险；第二，金属栅层的底部有效宽度与传统工艺一致，不会影响器件沟道长度，金属栅层上层的宽度大于底部宽度，金属栅层的横截面积大于传统工艺，可以有效降低金属栅层电阻，提升器件性能；第三，可以灵活微调两层介质层(第一及第二介质层)的厚度，从而能够调整金属栅层的形貌以杜绝金属填充问题；第四，可以灵活调整第二多晶硅的宽度，从而可以改变多金属栅层的截面积，灵活调节金属栅层的阻值，满足器件设计需求。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本专利技术金属氧化物半导体场效应晶体管的制作方法的流程图。图2-图15为图1所示金属氧化物半导体场效应晶体管的制作方法的各步骤的结构示意图。【具体实施方式】下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1-图15，图1为本专利技术金属氧化物半导体场效应晶体管的制作方法的流程图，图2-图15为图1所示金属氧化物半导体场效应晶体管的制作方法的各步骤的结构示意图。所述金属氧化物半导体场效应晶体管的制作方法包括以下步骤。步骤S1，请参阅图2，提供衬底，在所述衬底表面的两端形成浅沟道隔离结构STI，在所述衬底中间区域及所述浅沟道隔离结构STI表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅。所述第一多晶硅的厚度在250埃至1500埃的范围内。步骤S2，请参阅图3，提供衬底，对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的本文档来自技高网...

【技术保护点】
一种金属氧化物半导体场效应晶体管的制作方法，其特征在于，所述制作方法包括以下步骤：提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；在所述第一多晶硅、所述第一介质层上形成第二多晶硅；对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分；在所述沟槽内壁及所述第二介质层上形成功函数层；在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；去除所述沟槽外侧的第二介质层上的金属栅层。...

【技术特征摘要】
1.一种金属氧化物半导体场效应晶体管的制作方法，其特征在于，所述制作方法包括以下步骤：提供衬底，在所述衬底表面的两端形成浅沟道隔离结构，在所述衬底中间区域及所述浅沟道隔离结构表面形成栅介质层，在所述栅介质层的中间区域形成第一多晶硅；对所述第一多晶硅两侧的衬底表面进行漏极轻掺杂，从而在所述衬底表面且对应所述第一多晶硅两侧的位置形成轻掺杂漏极区域；去除所述轻掺杂漏极区域及隔离结构上方的部分栅介质层，所述第一多晶硅底部及两侧的部分第一多晶硅被保留，在所述第一多晶硅两侧的部分栅介质层上形成侧墙；对所述轻掺杂漏极区域进行离子注入，从而在所述轻掺杂漏极区域邻近所述隔离结构的一端形成源漏区；在所述隔离结构、所述源漏区、所述侧墙及所述第一多晶硅上形成第一介质层；去除所述第一多晶硅顶部的第一介质层并使得所述第一介质层表面平坦化；在所述第一多晶硅、所述第一介质层上形成第二多晶硅；对所述第二多晶硅进行刻蚀，去除所述第一介质层上的第二多晶硅，使得所述第一多晶硅上方的第二多晶硅被保留且截面形状呈倒梯形；在所述第一介质层及所述第二多晶硅上形成第二介质层，去除所述第二多晶硅上的部分第二介质层且使所述第二介质层平坦化；刻蚀去除所述第二多晶硅及第一多晶硅，从而形成沟槽，所述沟槽包括位于所述侧墙之间的截面为矩形的部分及位于所述第二介质层中截面为倒梯形的部分；在所述沟槽内壁及所述第二介质层上形成功函数层；在所述功函数层表面形成金属栅层，所述沟槽中被填满所述金属栅层；去除所述沟槽外侧的第二介质层上的金属栅层。2.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述第一多晶硅与第二多晶硅的厚度均在250埃至1500埃的范围内。3.如权利要求1所述的金属氧化物半导体场效应晶体管的制作方法，其特征在于：所述侧墙的材料包括氧化硅、氮化硅或正硅酸乙脂TEOS，刻蚀所述侧墙的...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市晶特智造科技有限公司，
类型：发明
国别省市：广东,44