相移掩模、制作光掩模的方法及制作掩模版的方法技术

本发明专利技术实施例公开了相移掩模、制作光掩模的方法及制作掩模版的方法。一种制作光掩模的方法包括：在透光性衬底之上沉积相移器；在所述透光性衬底之上沉积遮蔽层；以及移除所述遮蔽层的一部分及所述相移器的一部分以暴露出所述透光性衬底的一部分。所述相移器具有至少两个半导体层及至少两个介电层。

Phase shifting mask, method for manufacturing photomask and method for making mask

The embodiment of the invention discloses a phase shifting mask, a method for manufacturing a photomask and a method for making a mask. A method of making a photomask includes a deposition of a phase shifter on a transparent substrate, a cover layer on the light transmittance substrate, and part of the covering layer and part of the phase shifter to expose a portion of the light transmittance substrate. The phase shifter has at least two semiconductor layers and at least two dielectric layers.

【技术实现步骤摘要】
相移掩模、制作光掩模的方法及制作掩模版的方法
本专利技术实施例涉及相移掩模、制作光掩模的方法及制作掩模版的方法。
技术介绍
在半导体装置的制作中利用光刻(photolithography)来将图案转移至晶片上。基于各种集成电路(integratedcircuit，IC)布局，图案从光掩模(photomask)转移至晶片的表面。所述光掩模(也可称作掩模版(reticle))由石英或玻璃制成，其中在一侧上沉积有一种或多种金属材料以防止透光。随着尺寸的减小及集成电路芯片中密度的增大，开发出了例如光学邻近效应校正(opticalproximitycorrection，OPC)、离轴照明(off-axisillumination，OAI)、双重偶极光刻(doubledipolelithography，DDL)及相移掩模(phase-shiftmask，PSM)等分辨率增强技术，以改善焦点深度(depthoffocus，DOF)且因此能使得图案更好地传递至晶片上。
技术实现思路
根据本专利技术的一些实施例，一种制作光掩模的方法包括：在透光性衬底之上沉积相移器；在所述透光性衬底之上沉积遮蔽层；以及移除所述遮蔽层的一部分及所述相移器的一部分以暴露出所述透光性衬底的一部分。所述相移器具有至少两个半导体层及至少两个介电层。附图说明结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A是根据一个或多个实施例的制作光掩模的方法的流程图。图1B是根据一个或多个实施例的形成相移器的方法的流程图。图2A至图2E是根据一个或多个实施例的处于生产的各种阶段的光掩模的剖视图。图3是根据一个或多个实施例的光掩模的剖视图。图4是根据一个或多个实施例的光掩模的剖视图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。由于半导体装置特征大小已减小到小于在光刻工艺中使用的光的波长，因此制造最小特征大小(也称作临界尺寸(criticaldimension，CD))的能力变得易于受通过光掩模或掩模版的光的光学散射(opticalfringing)影响。由于相长干涉效应(constructiveinterferenceeffect)及相消干涉效应(destructiveinterferenceeffect)(也称作衍射(diffraction))，所界定图案的边缘处的光刻胶会暴露于非期望的光下，进而使得传递至晶片的图案畸变。为了在影像传递期间增强分辨率，使用相移掩模(PSM)对通过光掩模或掩模版的所选光进行大小为π(180度)的相移，由此使得所述非期望的光通过相消干涉而分散或抵消。移除所述非期望的光有助于提高影像传递的精度。通常，相移掩模被分类为交替相移掩模(alternatingPSM)或衰减相移掩模(attenuatedPSM)。交替相移掩模通过调整明区(clearregion)的厚度来引发光的相移。衰减相移掩模容许少部分光穿透过暗区(darkregion)。在一些情形中，每一相移掩模包含硅化钼(MoSi)作为相移器(phaseshifter)。在包括极紫外曝光(UVexposure)、烘烤(baking)及清洁(cleaning)的一连串工艺之后会产生例如晶体雾度(crystalhaze)及晶体颗粒(crystalparticle)等缺陷，由此造成更大的临界尺寸误差且使得制造良率降低。在一些实施例中，为了减少晶体雾度的增长，使用例如硅等半导体层与例如二氧化硅等介电层的组合来取代MoSi。在一些实施例中，所述相移器包括2对至12对半导体层/介电层。基于对蚀刻选择性的控制，这种相移器在蚀刻工艺期间具有改善的轮廓且在光刻工艺期间具有减小的临界尺寸损耗。在一些实施例中，相移器的底部层在蚀刻工艺期间具有相对较低的蚀刻速率。如此一来，在相移器与透明衬底之间会形成未被蚀刻的突出部。所述未被蚀刻的突出部会增强相移器相对于后续清洁工艺的物理损伤耐受性(physicaldamageresistance)。图1A是根据一个或多个实施例的制作光掩模的方法100A的流程图。所属领域中的普通技术人员应理解，在一些实施例中，能够在图1A中所绘示方法100A之前、期间、及/或之后执行其他操作。方法100A包括操作110，在操作110中在透光性衬底之上沉积相移器。所选择的单一波长或波段旨在穿透过所述透光性衬底。在一些实施例中，所述透光性衬底被视为在近极紫外(nearultraviolet，NUV)波长(例如，小于365纳米(nm))下为透明的。在一些实施例中，所述透光性衬底被视为在深极紫外(deepultraviolet，DUV)波长(例如，小于284nm)下为透明的。在一些实施例中，所述透光性衬底被视为在氟化氩(ArF)激光(例如，193nm)下为透明的。所述相移器(也称作半光透明相移器(semi-lighttransparentphaseshifter))用于改变由所述透光性衬底透射的光的相位。所述相移器包括以交替方式排列的多个半导体层及多个介电层。所述半导体层与所述介电层具有不同的蚀刻选择性。在一些实施例中，所述相移器的形成方式包括循环执行的沉积工艺及蚀刻工艺。图1B是根据一个或多个实施例的形成相移器的方法100B的流程图。所属领域中的普通技术人员应理解，在一些实施例中，能够在图1B中所绘示方法100B之前、期间、及/或之后执行其他操作。方法100B包括操作112，在操作112中在透光性衬底之上沉积第一半导体层。所述第一半导体层用于耐受离子轰击(ionbombardment)且因此会防止相移器的底部部分被过度蚀刻。在一些实施例中，第一半导体层包含硅、锗、硅锗、碳化硅、或另一适合的材料。在一些实施例中，第一半导体层的形成方式包括例如化学气相沉积(chemicalvapordeposition，CVD)等沉积工艺。在操作114中，以交替方式在第一半导体层之上沉积至少一个第一介电层及至少一个第二半导体层。本文档来自技高网...

【技术保护点】
一种制作光掩模的方法，其特征在于，包括：在透光性衬底之上沉积相移器，所述相移器具有至少两个半导体层及至少两个介电层；在所述透光性衬底之上沉积遮蔽层；以及移除所述遮蔽层的一部分及所述相移器的一部分以暴露出所述透光性衬底的一部分。

【技术特征摘要】
2016.11.29 US 62/427,643;2017.01.05 US 15/399,2051.一种制作光掩...

【专利技术属性】
技术研发人员：陈俊郎，涂志强，杨世豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71